用于星載圖像高速傳輸的千兆以太網接口設計

劉 鑫，宋光磊，溫 靖，祝海江，李 茂

（1.北京化工大學信息科學與技術學院，北京 100029;2.中國空間技術研究院 513所北京研發中心，北京 100191;3.北京系統工程研究所，北京 100076）

用于星載圖像高速傳輸的千兆以太網接口設計

劉 鑫1，宋光磊2，溫 靖2，祝海江1，李 茂3

（1.北京化工大學信息科學與技術學院，北京 100029;2.中國空間技術研究院 513所北京研發中心，北京 100191;3.北京系統工程研究所，北京 100076）

基于TI公司的TMS320C6455芯片及外圍PHY芯片設計并實現了DSP的千兆以太網接口，為演示樣機的性能檢測提供了通道。設計采用的PHY芯片為低功耗CMOS工藝的ET1011芯片，在DSP/BIOS嵌入式操作系統上通過調用TI公司提供的NDK開發套件完成TCP/IP協議棧，最終實現數字信號的以太網傳輸。在DSP千兆以太網軟件設計時還編制了底層http協議和相應的網絡訪問線程，可以通過PC機直接訪問所建立的千兆網平臺主頁面。

TMS320C6455;千兆以太網接口;DSP/BIOS;NDK

【本文獻信息】劉鑫，宋光磊，溫靖，等.用于星載圖像高速傳輸的千兆以太網接口設計［J］.電視技術，2013，37（3）.

隨著信息技術和網絡技術的飛速發展，嵌入式系統的網絡化也是大勢所趨，如何實現嵌入式系統的高速率和高準確率數據傳輸逐漸成為近年嵌入式系統的研究熱點。由于千兆以太網容易集成而且具有速率快、距離遠和向下兼容10 M/100 M以太網等特性，因此研究DSP千兆以太網對于實現系統網絡化具有重要的實際意義［1］。目前，基于TMS320C6455的百兆以太網傳輸效率高達98%（98 Mbit/s）左右，而普通千兆以太網傳輸效率僅為25%（250 Mbit/s），因此基于該芯片的千兆以太網接口的傳輸效率還有很大的提升空間。

本課題設計用于演示驗證星載高速圖像并行處理器，由于衛星遙感圖像的信息量巨大，采用并行處理架構時，處理器模塊間需要很高的傳輸速率進行數據交互，一般高于1 Gbit/s，這就要求硬件平臺能夠提供穩定高速率的工作環境。本文結合智能性、時效性和快速響應性的應用需求，采用TI公司推出的TMS320C6455芯片和ET1011芯片設計并實現了DSP的千兆以太網接口，為星載海量圖像處理系統提供演示驗證的數據傳輸通道，實現并行處理模塊間的高速數據傳輸，并通過速率測試驗證了設計的可行性。該接口保證演示樣機所搭建的整個并行處理系統可以進行穩定且高速率的圖像處理和數據傳輸，并且提供了演示樣機性能的檢測通道，為下一步研制星載功能樣機實現奠定了基礎。

1 硬件接口的設計與實現

TI公司推出的TMS320C6455芯片是一款高性能、定點數字信號處理器，其最高工作頻率為1.2 GHz。由于該芯片內部集成了千兆以太網接口模塊，因此可以結合PHY芯片及外圍電路實現系統的千兆以太網通信功能。

ET1011芯片采用的過采樣架構與傳統架構相比具有更強的從信道獲取信號能力。這些獲取的額外信號使得它能夠提供更加穩定的工作平臺，節約成本并且降低了整體功耗。與此同時，這種過采樣架構實現了更優的均衡使得芯片具有更強的抗時鐘抖動能力，從而改善了誤碼率。

TMS320C6455與 ET1011芯片都提供了 RGMII，GMII，MII接口，兩者之間可以在IEEE802.3標準基礎上實現無縫連接。本方案EMAC模塊連接框圖如圖1所示［2-3］。

圖1 千兆以太網接口框圖

方案設計中DSP和ET1011都工作在GMII模式。設計充分考慮到過沖、欠沖、串擾等對系統時序的影響，故通過Cadence軟件對系統信號完整性和時序進行仿真。方案設計要求盡量減小傳輸線效應，縮小PCB面積，然而高密度的設計將會延長開發周期并給調試增加難度，故方案最終在以上兩個方面做了折中。

2 千兆以太網接口軟件設計

DSP上的軟件設計主要包括:接口驅動程序、配置運行TCP/IP協議棧以及用戶應用測試程序3個部分。接口驅動程序主要完成對EMAC模塊以及MDIO模塊的配置，包括復位、中斷使能、部分寄存器的初始化等，并且完成硬件模塊與TCP/IP協議棧通信需要的操作接口。配置TCP/IP協議棧主要是基于CCS3.3中提供的DSP/BIOS操作系統，通過調用TI公司提供的NDK開發套件實現。整體結構框圖如圖2所示。

圖2 千兆以太網軟件結構

2.1 DSP/BIOS工作原理

DSP/BIOS是一個尺寸可伸縮的實時內核。它可以滿足實際應用中的實時線程調度與同步、主機與目標DSP之間通信及實時監測等要求。與此同時，DSP/BIOS還提供了搶占式多（RTOS）線程、硬件抽象、實時分析和配置工具等。在搶占式任務切換中，始終保證優先級最高的任務立即執行［4］。

本方案設計中編寫了數據發送線程和網頁訪問線程，為了保證傳輸速率不受影響，設置數據發送線程優先級高于網頁訪問線程，即只有當數據發送線程處于終止態時才可以進入網頁訪問線程。

2.2 基于NDK開發套件的TCP/IP棧建立

NDK套件主要包括:支持TCP/IP協議棧程序庫、示范程序以及支持用戶文檔3個部分。僅用200～250 kbyte程序空間和95 kbyte數據空間即可支持常規的TCP/IP服務，包括應用層的 Telnet，DHCP，HTTP 等［5］。

考慮到NDK對CCS中鏈接目標函數和庫文件的順序非常敏感，故程序設計時盡量按照推薦的順序添加NETCTRL.LIB和STACK.LIB等文件。其中NETCTRL.LIB管理所有網絡事件、協調操作系統與硬件驅動;HAL.LIB提供對硬件的支持;NETTOOL.LIB提供網絡服務;STACK.LIB提供了頂層至底層的所有功能;OS.LIB提供與DSP/BIOS操作系統的接口，可以根據需要打開和關閉OS網絡接口功能。

2.3 整體程序設計流程圖

當成功建立GMII端口后，綁定本地IP地址和端口，初始化底層的http協議并編制簡單的網絡頁面，程序則開始監測有無網絡傳輸線程和網頁訪問線程。當有傳輸線程接入，則進入該線程開始發送數據。發送數據線程結束后可以響應訪問頁面線程，此時通過PC機可以訪問平臺界面。整個程序在DSP/BIOS操作系統上采用C語言及匯編語言編寫，結合調用DSP/BIOS的功能函數實現。具體程序流程圖如圖3所示。

3 NOR Flash燒寫

電路設計中采用的NOR Flash型號為S29ALD32D。處于Flash引導模式下的TMS320C6455上電時其內部ROM中固化的“bootloader”將自動完成Flash的第一次引導。由于上述DSP自動引導的內容僅僅包含Flash ROM的前1 kbit地址空間，而本方案所設計的DSP千兆以太網接口代碼包含bios段（支持DSP/BIOS內核的運行）、cinit段（C語言的運行環境）、text段（可執行二進制代碼）等共16段代碼，其大小遠遠超過1 kbit。因此，需要在DSP的第一次引導基礎上進行NOR Flash的二次加載，該二次加載完成程序中16段代碼的搬移工作并最后跳轉至程序入口，最終完成DSP千兆以太網接口程序上電自啟動。整個加載過程如圖4所示。

通過添加了二次bootloader代碼并且修改了cmd文件后的工程在CCS3.3下生成out文件，此out文件中含有一些只能被仿真器識別的頭文件以及定位信息等，而NOR Flash則不能識別這些內容，因此還需要利用TI公司提供的十六進制轉換工具將所生成的out文件轉換成Flash可以識別的二進制hex文件。最后通過TI的第三方軟件Flashburn完成該hex文件的燒寫。

4 測試結果及分析

DSP與PC機之間通過網線連接，PC機端的IP地址應設置成與DSP端所建立的網口IP地址在同一網段內。PC機操作系統為Windows XP，網卡是Broadcom NetLink（TM）Gigabit Ethernet。傳輸線程中設定DSP向PC機發送100 000包數據，每包包含32 kbyte純數據。多次數據傳輸速率測試結果如表1所示。

表1 數據傳輸測試結果 Mbyte/s

通過表中測試結果可知所建立的千兆以太網口傳輸速率在45 Mbyte/s左右，峰值速率可達50 Mbyte/s（400 Mbit/s），峰值傳輸效率達到40%。根據智能化在軌數據處理系統技術指標要求，將遙感圖像通過千兆以太網接口分發至兩個處理模塊進行并行處理，傳輸速率可以滿足圖像處理幀周期為2.9 s、每幀700 Mbit像素的圖像處理需求，故本方案所搭建的千兆以太網接口能夠支持演示樣機的驗證工作。

5 結束語

結合TI公司提供的DSP/BIOS操作系統以及NDK開發套件設計并實現了TMS320C6455的千兆以太網接口，并且通過最終測試所建立的千兆以太網口能夠進行穩定且高速率的工作，從而為模擬樣機與上位機Internet實現高速大數據量傳輸奠定了基礎，擴展了系統的網絡通信功能，為模擬樣機的性能檢測提供了測試通道。

:

［1］IEEE 802.3-2005_COR1-2006，IEEE Standard for Information technology-Part 3:Carrier Sense Multiple Access With Collision Detection（CSMA/CD）Access Method and Physical:Layer Specifications［S］.2006.

［2］ET1011C Gigabit Ethernet Transceiver［EB/OL］.［2012-05-10］.http://www.lsi.com/products/networkingcomponents/Pages/ET1011C.aspx.

［3］TMS320C64x 定點 DSP［EB/OL］.［2012-05-10］.http://www.ti.com.cn/lsds/ti_zh/dsp/c6000_dsp/c64x/products.page.

［4］TMS320C6000 DSP/BIOS 5.31 Application Programming Interface（API）Reference Guide［EB/OL］.［2012-05-10］.http://www.doc88.com/p-491988328884.html.

［5］TMS320C6000 Network Develop’s Kit（NDK）Software User’s Guide［EB/OL］.［2012-05-10］. http://wenku.baidu.com/view/a74d6dc24028915f804dc27d.html.

［6］羅軍舟，黎波濤，楊明，等.TCP/IP協議及網絡編程技術［M］.北京:清華大學出版社，2006.

宋光磊（1979— ），高級工程師，主研星載計算機衛星測控系統;

溫 靖（1981— ），工程師，主研雷達信號處理;

祝海江（1971— ），副教授，主研計算機視覺，信號處理及檢測;

李 茂（1980— ），工程師，主研運載火箭信息應用與網絡控制。

Design of Gigabit Ethernet Interface Used on Highspeed Transmission of Spaceborne Images

LIU Xin1，SONG Guanglei2，WEN Jing2，ZHU Haijiang1，LI Mao3

（1.College of Information Science＆Technology，Beijing University of Chemical Technology，Beijing 100029，China;2.Beijing R＆D Center，No.513 Institute，China Academy of Space Technology Corporation，Beijing 100191，China;3.Beijing Institute of Systems Engineering，Beijing 100076，China）

The Gigabit Ethernet interface based on TI chip TMS320C6455 and PHY chip is designed and implemented in this paper，which provided a channel for the performance testing of the demonstrator.Based on DSP/BIOS embedded system and cooperating with TI Network Developer’s Kit（NDK），the chip with low power consumption CMOS technology ET1011 PHY is used to complete TCP/IP protocol stack and finally transports digital signal through Ethernet.When designing software of DSP Gigabit Ethernet，the bottom HTTP protocol and its corresponding network access thread is written，through which it can access the mainpage of gigabit platform with PC.

TMS320C6455;Gigabit Ethernet interface;DSP/BIOS;NDK

TP393

A

劉 鑫（1989— ），碩士生，主研DSP圖像處理系統及圖像處理算法;

責任編輯:魏雨博

2012－06－13