高速PCB單端過孔研究

王紅飛 陳 蓓

（廣州興森快捷電路科技有限公司，廣東 廣州 510063）

1 前言

現代高速數字電路設計中，過孔對PCB信號完整性的影響不容忽視[1][2]。在高速設計中往往要采用多層PCB，而在多層板中，信號從某層互連線傳輸到另一層互連線就需要通過過孔來實現連接，在頻率低于1 GHz時，過孔能起到一個很好的連接作用，其寄生電容、電感可以忽略。當頻率高于1 GHz后，過孔的寄生效應對信號完整性的影響就不能忽略，此時過孔在傳輸路徑上表現為阻抗不連續的斷點，會產生信號的反射、延時、衰減等信號完整性問題[3]。當信號通過過孔傳輸至另外一層時，信號線的參考層同時也作為過孔信號的返回路徑，并且返回電流會通過電容耦合在參考層間流動，并引起地彈等問題[4][5]。

目前，有關過孔研究基本是采用仿真軟件來模擬過孔參數對過孔阻抗及S參數的影響[6]-[8]。這些仿真結果只能幫助設計者了解相關參數對過孔阻抗及信號完整性的影響趨勢，但不能準確給出過孔參數的影響程度，難以指導實際工程設計。本研究通過采用網絡分析儀測試TDR曲線方法研究了單端過孔阻抗，分析了過孔孔徑、過孔長度、焊盤/反（阻）焊盤尺寸對過孔阻抗的影響；通過為過孔信號提供返回路徑的方法，研究了接地孔對過孔阻抗、損耗的影響，還探討了多余短柱對過孔阻抗及損耗的影響。

2 試驗方法

2.1 主要材料與儀器

材料：不同厚度FR4覆銅板，銅厚34.3 mm/34.3 mm；各規格半固化片（106、1080、2116和3313）。

儀器：矢量網絡分析儀（VNA），頻寬為20 GHz。

2.2 方法

試驗制作了不同層數測試板，信號過孔孔徑設計值為0.20 mm ～ 0.50 mm，過孔長度設計為0.5 mm～ 2.0 mm，設計了不同尺寸焊盤、反焊盤。為研究多余短柱對過孔阻抗、損耗的影響，試驗通過背鉆技術，控制背鉆深度獲得了不同短柱長度單端過孔，過孔長度為0.20 mm ～ 0.80 mm。

試板制作流程：開料→烘板→內層干膜→內層蝕刻→內AOI→棕化→層壓→鉆孔→去鉆污→沉銅→外層電鍍→鍍錫→背鉆→外層蝕刻→外層干膜→圖形電鍍→外層蝕刻→外AOI→阻焊→沉金→銑板……

試板制作完成后采用矢量網絡分析儀測試含過孔單端線的TDR曲線和S參數，通過過孔處TDR曲線變化情況獲得過孔阻抗值，并通過S參數分析過孔損耗。

3 結果與討論

3.1 過孔參數對阻抗連續性的影響

過孔長度是影響過孔電感的主要因素之一[1]。對用于頂、底層導通的過孔，過孔長度等于PCB厚度，由于PCB層數的不斷增加，PCB厚度常常會達到5 mm以上。然而，高速PCB設計時，為減小過孔帶來的問題，過孔長度一般控制在2.0 mm以內。這里研究了過孔長度在1.0 mm ～ 2.0 mm范圍變化時，過孔阻抗變化情況（見圖1）。由圖看出，過孔長度由1.0 mm增加至2.0 mm時，由于過孔電感的迅速增加，導致過孔阻抗也迅速增加，即過孔長度越大，過孔阻抗不連續性越差。試驗還表明，當過孔長度在1.0 mm范圍內時，通過過孔參數優化，可以將過孔引起的阻抗變化控制在10%內，但過孔長度超過1.5 mm時，過孔阻抗不連續性問題變得難以解決。

圖1 過孔長度對過孔阻抗的影響

圖2為過孔孔徑對過孔阻抗的影響。由圖看出，當過孔孔徑由0.20 mm增加至0.50 mm時，過孔阻抗由58.4 W降低至52.5 W。這主要是由于過孔孔徑增加后導致過孔電容增加，而過孔阻抗與電容呈反比。對于過孔長度大于2.0 mm過孔，通過增加過孔孔徑，可在一定程度上提高過孔阻抗連續性。當過孔長度為1.0 mm及以下時，最佳過孔孔徑為0.20 mm ～ 0.30 mm。

圖2 孔徑對過孔阻抗的影響

圖3為過孔焊盤尺寸對過孔阻抗的影響。由圖看出，當過孔焊盤直徑由0.45 mm增加至0.55 mm時，過孔阻抗由57.5 W降低至55.2 W。這是由于過孔焊盤尺寸增加，同樣會導致過孔電容增加。由測試結果可以得出，過孔焊盤尺寸每增加0.05 mm，過孔阻抗約下降0.5 W ～ 0.7W。

圖3 焊盤尺寸對過孔阻抗的影響

圖4顯示了反焊盤尺寸對過孔阻抗的影響。由圖看出，當反焊盤尺寸由0.40 mm增加至1.2 mm時，過孔阻抗由57.1 W增加至61.7 W。這表明通過優化過孔反焊盤尺寸，同樣可以起到改善過孔阻抗的連續性的效果。

圖4 反焊盤尺寸對過孔阻抗的影響

3.2 接地孔對過孔阻抗和損耗的影響

對于一個4層板，當信號由頂層傳輸線轉至底層時，可能會出現兩種情況（見圖5）。圖5（A）表示信號過孔旁沒有地孔的情況，此時信號通過過孔時，返回路徑通過兩地層返回，未受控的返回電流產生了地彈效應，且信號通過過孔時產生的電磁波（EM）在兩底層上傳輸，導致電壓波動，引起信號完整性問題[9][10]。圖5（B）為增加接地孔情況，此時接地孔為過孔信號提供了完整的返回路徑，同時也為過孔信號提供了參考孔，從而提高了信號過孔的阻抗連續性，并減小信號損耗。這里主要研究了接地孔對過孔阻抗及損耗的影響。

圖5 無地孔和有地孔時過孔信號返回路徑

試驗在單端信號過孔旁增加了1至4個接地孔參考孔，研究了接地孔數量對單端過孔阻抗的影響，結果見圖6。由圖看出，過孔阻抗隨接地孔數量增加而降低。這是由于隨接地孔數量增加，信號過孔與地孔間電容增加，即調整接地孔數量可有效控制過孔阻抗。

圖6 接地孔數量對過孔阻抗的影響

圖7顯示了信號孔與接地孔距離對過孔阻抗的影響。由圖看出，當信號孔與接地孔距離由0.40 mm增加至0.70 mm時，過孔阻抗呈不斷增加趨勢。與傳輸線以地層作為參考層類似，增加接地孔后，信號過孔以接地孔為參考孔。當信號孔與接地孔距離增加后，信號孔與接地孔間電容降低，過孔阻抗增加。由此可見，通過調整信號孔與接地孔之間的距離，可實現對過孔阻抗的控制。

圖7 信號孔與接地孔距離對過孔阻抗的影響

通過以上試驗可以發現，當有4個接地孔圍繞在信號孔周圍時（效果見圖8），其結構類似同軸電纜。此時單端過孔阻抗可通過同軸電纜阻抗公式（公式1）進行近似計算[11]。

式中，D表示接地參考孔對角距離，d表示信號孔孔徑，e為介質層介電常數。

圖8 采用4個接地孔時的過孔結構[12]

通過公式（1）可以計算出不同設計參數時的過孔阻抗，結果見表1。由表看出，過孔阻抗理論計算值與測量結果基本一致。這表明該結構過孔的過孔阻抗可采用同軸電纜阻抗公式進行近似計算。

表1 過孔阻抗計算值與測量值對比

圖9為過孔孔徑為0.20 mm、過孔長度為1.0 mm時接地孔及數量對過孔損耗的影響。由圖看出，增加接地孔后，過孔損耗明顯降低，且接地孔數量越多，過孔損耗越小。這是由于接地參考孔為過孔信號提供了完整的返回路徑，使過孔導致的阻抗不連續程度明顯降低，阻抗不連續引起的信號反射減弱，因此過孔損耗減小。增加接地孔后，還可以減弱信號過孔間的串擾，提高過孔信號傳輸質量。同時，接地孔還可以避免輻射導致的EMC/EMI問題[4]。

圖9 接地孔對過孔損耗的影響

3.3 多余短柱對過孔阻抗和損耗的影響

在高速多層PCB中，當信號從頂層傳輸到內部某層時，用通孔連接就會產生多余的導通孔短柱，短柱極大地影響著信號的傳輸質量。當信號在通過過孔傳輸到阻抗匹配的另一層線路時，會有一部分能量被傳遞到過孔的短柱上，而這一部分由于沒有任何的阻抗終結，所以可以被看作是全開路狀態，因此這個分支便會造成剩余能量的全反射，這大大地削弱了信號質量，損壞了原始信號的完整性[1]。采用盲孔和埋孔，可有效避免短柱對信號完整性的影響，但該技術工藝復雜且成本高。而采用背鉆技術將信號孔中多余的短柱鉆掉，可獲得更好的過孔信號傳輸質量，所以，研究短柱對過孔信號完整性的影響有助于平衡成本與性能。

為研究短柱對過孔信號完整性的影響，試驗通過采用背鉆技術，控制背鉆深度方法獲得了不同短柱長度的單端過孔。圖10為多余短柱長度對過孔阻抗的影響。由圖看出，當多余短柱長度由0.20 mm增加至0.80 mm時，過孔阻抗呈不斷下降趨勢；多余短柱長度每增加0.10 mm，過孔阻抗約下降0.40 W ～0.90 W。

圖10 多余短柱長度對過孔阻抗的影響

研究多余短柱對過孔損耗的影響，圖11顯示了過孔多余短柱長度由0.20 mm增加至0.80 mm時過孔損耗變化情況。隨多余短柱長度的增加，過孔損耗呈現出明顯增加趨勢，且短柱越長諧振幅度越大；10 GHz頻率下，多余短柱長度每增加0.10 mm，過孔損耗增加0.15 dB。試驗還表明，信號過孔孔徑越大，多余短柱對過孔阻抗、損耗的影響越大。

圖11 多余短柱對過孔損耗的影響

多余短柱會導致過孔電容增加，且短柱長度越大，電容越高，而電容增加會導致諧振頻率降低，從而使諧振點附近的損耗變大。諧振頻率與電容、電感關系可用公式（2）進行描述。圖12顯示了不同短柱長度情況下的諧振情況。由圖可以看出，多余短柱越長，諧振頻率越低。當短柱長度分別為0.20 mm、0.45 mm和0.80 mm時，各過孔第二次諧振頻率分別11.03 GHz、10.99 GHz、10.92 GHz，第三次諧振頻率分別為12.66 GHz、12.52GHz和12.39 GHz。

圖12 多余短柱對諧振頻率的影響

4 結論

通過對過孔設計參數孔徑、過孔長度、焊盤/反焊盤尺寸進行優化可有效提高過孔阻抗連續性。當過孔長度小于1.0 mm時，可通過對這4個設計參數進行優化，將過孔引起的阻抗變化控制在10%以內。為過孔信號提供返回路徑，可實現對過孔阻抗的控制，并能降低過孔的信號損耗。采用4個接地參考孔時，過孔阻抗可通過同軸電纜阻抗公式近似計算。多余短柱會導致過孔阻抗降低，損耗增加。

[1]Richard W. Y. C., See K. Y., and Chua E K.,Comprehensive analysis of the impact of via design on high-speed signal integrity, 9th Electronics Packaging Technology Conference, Cambridge(USA), 2007: 262-266.

[2]Laermans E., Geest J. D., Zutter D. D., Olyslager F., Sercu S., and Morlion D., Modeling complex vìa hole structures, IEEE Transactions on Advanced Packaging, 2002, 25(2): 206-214.

[3]Kohlmeier D., Via modeling, Printed Circuit Design& Manufacture. 2005, 22(12): 26-28.

[4]Hsu H., and Richard W. Z., Via structure for improving signal integrity, United States Patent,2011, 12, No. US 8084695 B2.

[5]Pak J. S., Aoyagi M., Kikuchi K., and Kim J., Bandstop filter effect of power/ground plane on throughhole signal via in multilayer PCB, IEICE Transactions on Electronics, 2006, E89-C(4): 551-559.

[6]Cai X. W., Tian Y., and Tong L., Electromagnetic characterization analysis of the connecting structure of the via in multilayered microwave circuit, Global Symposium Millimeter Waves, Nanjing (China),April 2008: 21-24.

[7]Kim Y. W., Kim J. H., Yang H. W., Kwon O. K., Rvu C., and Min B. Y., A new via hole structure of MLB(multi-layered printed circuit board) for RF and high speed systems, 55th Electronic Components &Technology Conference, Lake Buena Vista (USA),2005, vol.2:1378-1382.

[8]Wang C., Fan J., Knighten J. L., Smith N. W.,Alexander R., and Drewniak J. L., The effects of via transition on differential signals, IEEE Electrical Performance of Electronic Packaging, Singapore,2001:39-42.

[9]趙蓮清, 劉二利. PCB中過孔對高速信號傳輸的影響[J]. 印制電路信息2009, (9): 46-49.

[10]魏麗麗,劉浩. 高速PCB設計中的過孔研究[J]. 印制電路信息, 2007, (9):31-34.

[11]Dong X. W., Lu M., and Chen X. Q., Analysis and calculation of the characteristic impedance of eccentric coaxial cables, Electric Wire & Cable,2007, No.6:16-20.

[12]Thomas H., Design of impedance controlled through via-holes, Technical Feature, 2004, 2:84-88.