三維集成電路中的關鍵技術問題綜述

王高峰，趙文生

(杭州電子科技大學射頻電路與系統教育部重點實驗室，浙江杭州310018)

0 引言

CMOS集成電路發展至今，傳統二維平面集成工藝已達集成密度極限，為了提升芯片性能，集成更多晶體管，就必須增加芯片尺寸，而芯片尺寸增加帶來全局互連距離的延長，從而引發了更嚴峻的互連問題。要克服互連線帶寬限制，必須實質性地改變設計方法。三維集成電路(3-DIC)是傳統二維集成電路從平面集成方式向垂直方向立體集成方式的延伸［1］。具體地說，三維集成電路不同于二維CMOS集成工藝只有單個有源層，而是具有多個有源層在垂直方向堆疊，信號主要是應用硅通孔(Through-Silicon Via，TSV)結構進行傳輸，使不同分層的器件在最短路徑上實現了全局互連，從而令在二維大規模集成電路中達毫米甚至厘米長度的全局互連線縮短至100 μm以內!因此，TSV被認為是三維超大規模集成電路的一種最佳解決方案［2］。本文簡要論述了三維集成電路所面臨的機遇和挑戰，并針對三維集成電路的設計自動化的發展趨勢進行了展望，并著重詳細介紹和評述了三維集成電路中的關鍵互連技術——硅通孔(TSV)結構的電路建模方法及其發展趨勢。

1 機遇與挑戰

三維集成電路的機遇與挑戰如表1所示。三維集成電路的優勢在于［3］:

1)多層器件重疊結構使芯片集成密度成倍提高;

2)TSV結構使互連長度大幅度縮短，提高傳輸速度并降低了功耗;

3)重疊結構使單元連線縮短，并使并行信號處理成為可能，提高了芯片的處理能力;

4)多種工藝，如 CMOS、MEMS、SiGe、GaAs“混合集成”，使集成電路功能多樣化;

5)減少封裝尺寸，降低設計和制造成本。

同時，三維集成電路也面臨著極大挑戰:

1)采用三維工藝后，有源器件集成密度的大幅提升促使芯片功耗劇增，加之芯片內部使用的電介質填充材料導熱性能不佳，種種不利因素使得三維集成電路芯片散熱問題雪上加霜;

2)采用晶圓對晶圓接合技術時，三維集成電路的產量得到提高，但成品率隨之顯著減少;

3)三維集成電路中TSV間距遠遠小于傳統系統級封裝模具中輸入/輸出端口的間距，這使得很難針對三維集成電路中的TSV進行有效測試;

4)三維集成工藝中的每一步都會對最終成品率產生影響，需要在三維集成技術大規模生產前對這些工藝問題開展進一步探索;

5)為了充分發揮三維集成技術的優勢，我們還需要發展新的設計方法。

表1 三維集成電路的機遇與挑戰機遇

2 物理設計自動化

簡單的將二維物理設計方法擴展進行三維集成電路確實設計出可以使用的電路。在傳統二維集成電路領域，只需要考慮二維坐標不產生重疊即可。然而在三維布圖布局中，除了需要處理只分布于一個有源層的標準單元外，還需要處理特殊設計的跨越多個有源層的三維設計模塊。這種2.5維的設計方法受二維研究方法本身的限制，無法充分發揮三維集成電路物理結構上的優點而獲得更優的設計［4］。因此，在三維集成電路物理設計自動化的研究中，需充分考慮三維集成電路的結構特點，以充分發揮三維結構在互連延遲等方面帶來的好處，并減少其結構所帶來功率密度、散熱、良率等方面的負面影響，從而保證芯片的可靠性和高性能。

在三維集成電路物理設計中，需要將每一個模塊表示成為一個三維的立方體，在z軸上有一個固定高度，此時不能使用常規的二維表示方法，必須使用新的表示方法。常用的數據結構有三維劃分樹、三維角塊鏈以及序列三元組等。當調整模塊高度時，需要從候選庫中選擇最優的模塊配置以滿足優化過程中的要求，常用的數據結構在空間結構表達不夠靈活，所以發展出新的更加靈活的三維模塊數據結構至關重要，并且是制約物理設計自動化算法的關鍵因素。

在設計出靈活的三維數據表示方法后，即可基于該數據結構完成三維集成電路物理設計自動化算法設計。除研究布圖、布局、布線在增加z軸坐標后約束條件描述外，還需要發展對物理設計運算時間和求解質量有著關鍵影響環節的新算法。在布圖中需要注意到多目標之間的制約關系，找到適用于三維集成電路設計的最佳平衡點并應用于算法實踐;在布局中需要運用新的數據結構設計出更高效率的去交疊算法，例如通過標準單元的旋轉來獲得更好的布局結果;在布線中需要注意到局部擁塞問題，建立將布線設計階段的運算結果重新輸入布圖、布局階段的反饋機制，從而經過少量迭代實現局部擁塞的控制，并將該反饋機制進一步擴展獲得系統級的布通率、熱分布、時序約束等方面的共同優化結果。

此外，三維集成電路具有遠大于二維集成電路的功率密度，其電源網絡設計面臨更大挑戰，同時其熱問題也將成為布圖、布局、布線等物理設計步驟必須考慮的內容。必須針對這兩方面進行深入研究，發展低功耗電源網絡優化方法以及熱驅動的物理設計方法。

熱效應分析的關鍵是提高仿真精度和仿真速度，縮短仿真時間，實現對三維集成電路發熱和散熱情況的快速、準確評估?，F在國內外常見的三維集成電路熱效應分析方法有以下3種:

1)簡單解析模型法［5］。這種模型假定三維集成電路的每層芯片產生的熱量是獨立而且均勻的，僅考慮三維集成電路在縱向上的熱阻及熱傳導特性，因此這種模型比較簡單，呈一維熱阻網絡形式。這種模型雖然精度不高，但計算速度快，可以粗略估計整個芯片的熱分布。這種簡單的解析方法可以用于設計流程早期、當芯片的詳細物理信息不可知時，為后續過程中更準確的分析和設計提供必要的估算，用來考慮封裝、散熱及整個芯片系統的設計策略和成本控制;

2)緊湊溫度模型法［6］。與平面集成電路不同，三維集成電路中溫度梯度和熱傳導率是各向異性的，在各個方向上都具有不同的分量。緊湊溫度模型根據這一關鍵特性，將芯片產生的功率和熱傳導通過三維熱阻網絡來進行描述，將芯片分成局部細區塊，以多個傳導熱阻值表示節點的三維方向關系，以矩陣方式計算節點溫度，利用三維熱阻網路分析芯片的溫度分布，其計算精度優于解析模型的粗略估計。這種方法可以較快得到芯片內部的溫度分布情況，便于設計者適當調整發熱區塊位置，得到最佳的芯片層級散熱效果;

3)基于網格計算的溫度分析法［7－8］:這種模型基于有限差分法或有限元法等網格計算方法，可以提供高精度的三維集成電路熱分析?；诰W格計算的熱學模型的主要優點是精度非常高，可以適應任何復雜的芯片物理結構和功率密度不均勻的區域，并且網格自身的劃分也可以具有復雜幾何形狀而不依賴于問題的邊界條件。這種方法的缺點在于計算量較大，較為耗時。因此該方法適合用來對芯片內的精細結構和關鍵位置進行詳細而準確的分析，實現高精度的優化設計。

針對三維集成電路熱效應仿真與熱管理方面的研究，目前存在的主要問題是:缺乏精確的熱特性建模技術和高效的數值仿真方法。熱分析模型雖然計算效率高，但如何保證其準確性?數值仿真雖然精確，但算法效率和硬件資源開銷往往讓設計者們難以接受，如何提高數值方法的仿真效率?這些問題都將是在今后一段時間內三維集成電路的研究熱點。

3 硅通孔技術

最后，本文將詳細介紹三維集成電路的關鍵互連技術——TSV技術。

TSV最早是由諾貝爾獎得主William Shockley提出，如圖1所示，即穿過硅襯底的垂直互連，它可以由銅、鎢、多晶硅甚至碳納米管束構造。圖2給出了硅通孔的工藝流程:首先將晶圓磨薄至所需厚度，利用反應離子刻蝕法制作通孔;采用低溫等離子增強化學氣相沉積法在通孔側壁制造絕緣層，將通孔底部焊墊氧化層去除，使之露出金屬層;最后在通孔中填充金屬導體，并將晶圓背部多余部分移除［2，11］。特別地，對于銅硅通孔，為了防止銅原子擴散到硅襯底中，還需要在銅與絕緣層間加入一層Ta、Ti或TiN，其厚度約為幾十納米。

圖1 (a)由Shockley最早提出的硅通孔概念［9］;(b)由IMEC加工得到的硅通孔［10］

圖2 硅通孔的加工流程示意圖［2］

硅通孔建模和仿真目前主要有3種方法:基于數據擬合或經驗公式的方法、基于準靜態模型的方法和基于全波電磁仿真的方法?；谌姶欧抡娴姆椒?，通常根據元器件的內部結構、材料特性和載流子動力學機制，采用有限元法、矩量法及時域有限差分等數值方法對互連結構離散建模后求解Maxwell方程［12－14］，該方法精度高，仿真結果可行，缺點是效率低，仿真時間太長，主要用于關鍵結構的仿真，而不適于全芯片參數提取。

準靜態模型方法一般從Maxwell方程出發求解電參數，基于準靜電場或準靜磁場假設對電磁方程進行簡化求解，從而使仿真速度得到極大的提升［15－16］。在電磁輻射可以忽略不計時準靜態模型是準確可靠的，但當工作頻率上升到接近10 GHz時，三維集成電路互連線電磁輻射成為建模中必須考慮的對象，此時必須對準靜態模型進行修正，計入輻射電阻的影響，否則會產生較大誤差。

無論是全波電磁仿真還是準靜態模型都需要消耗巨大的計算資源，仿真所需時間也很漫長，難以直接應用于三維集成電路的在線快速優化設計中。為了縮短仿真周期，三維集成電路建模亟需與電路仿真工具SPICE網表格式兼容的硅通孔互連結構寬帶模型。通過對電磁仿真工具提取的S參數進行擬合發展出的寬帶模型(或經驗公式)既能滿足應用頻率范圍內互連線仿真精度要求，又具有解析模型的高效特性，從而成為硅通孔建模和仿真的熱門研究領域。

針對硅通孔的建模方法已有一些初步研究成果，以其物理原理為基礎，根據內部結構、材料特性和物理機理，從電磁特性的基本方程(如泊松方程、電流連續方程、傳輸方程等)出發導出其數學模型或等效電路［18－25］。圖3給出了同軸硅通孔及其等效電路模型，需要注意到硅通孔在徑向上為金屬－氧化層－半導體(Metal-Oxide-Semiconductor，MOS)結構，其寄生電容受偏置電壓影響［10］。由于同軸硅通孔的自屏蔽效應，最外層的寄生電容可忽略不計，從而簡化為傳輸線模型。文獻［25］給出了同軸硅通孔電阻、電感參數的解析公式，如圖4所示，相較于以前的電阻、電感提取公式可以更加準確地計算其散射參數。

圖3 同軸硅通孔及其等效電路模型［17］

圖4 同軸硅通孔的散射參數［25］

進一步地，針對三維集成電路中的互連應用，還需發展精度可靠的硅通孔網絡建模技術。此外，由于在對三維集成電路各種關鍵器件進行系統優化時通常需要不斷調整和修改器件的物理結構或幾何尺寸參數，必須尋求一種更為準確高效的建模和優化技術，例如利用人工神經元網絡方法［26－31］可以建立參數化的硅通孔網絡模型。

利用提取的寄生參數建立三維集成電路互連線等效電路模型，通過電路仿真工具SPICE可以進行信號完整性分析。信號完整性分析包括時域響應分析和頻域分析，通過觀察信號時域響應可以獲得互連線信號時延、串擾、下沖、過沖、誤碼率等信息;頻域分析主要是觀察電路的回路損耗和插入損耗隨頻率的變化。

4 結束語

三維集成電路利用硅通孔(TSV)技術，將多個有源層在垂直方向堆疊起來，從而極大地提升了芯片的集成密度。同時，信號通過TSV在垂直方向上傳輸，使不同分層器件實現最小路徑互連，從而減小時延和功耗，提高了系統性能。然而，三維集成電路也面臨著諸多技術難題，如散熱問題、設計自動化問題。本文簡要評述了三維集成電路設計自動化算法，指出三維模塊數據結構和熱驅動的物理設計是三維集成電路設計自動化算法的關鍵部分。最后，本文詳細介紹了TSV技術，給出了TSV的電路建模方法，并對其發展趨勢給予了展望。

［1］Topol A W，Tulipe D C La，Shi L，et al.Three-dimensional integrated circuits［J］.IBM Journal of Research and Development，2006，50(4.5):491 －506.

［2］Motoyoshi M.Through-silicon via(TSV)［J］.Proceedings of IEEE，2009，97(1):43 －48.

［3］Li J F，Wu C W.Is 3D integration an opportunity or just a hype?［C］.Taipei:15th Asia and South Pacific Design Automation Conference.2010:541 －543.

［4］Hsu M K，Balabanov V，Chang Y W.TSV-aware analytical placement for 3-D designs based on a novel weighted-average wirelength model［J］.IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems，2013，32(4):497－509.

［5］Kleiner M B，Kuhn S A，Ramm P，et al.Thermal analysis of vertically integrated circuits［C］.Washington:IEEE International Electron Devices Meeting.1995:487 －490.

［6］Wilkerson P，Furmanczyk M，Turowski M.Compact thermal model analysis for 3-D integrated circuits［C］.Szczecin:International Conference on Mixed Design of Integrated Circuits and Systems.2004:277 －282.

［7］Digele G，Lindenkreuz S，Kasper E.Fully coupled dynamic electro-thermal simulation［J］.IEEE Transactions on Very Large Scale Integration(VLSI)Systems，1997，5(3):250 －257.

［8］Wunsche S，Claub C，Schwarz P，et al.Electro-thermal circuit simulation using simulator coupling［J］.IEEE Transactions on Very Large Scale Integration(VLSI)Systems，1997，5(3):277 －282.

［9］Shockley W.Semiconductive wafer and method for making the same［P］.US Patent:US3236698，1994－04－08.

［10］Katti G，Stucchi M，Meyer K De，et al.Electrical modeling and characterization of through silicon via for threedimensional ICs［J］.IEEE Transactions on Electron Devices，2010，57(1):256 －262.

［11］Chen Q，Huang C，Wu D，et al.Ultralow-capacitance through-silicon vias with annular air-gap insulation layers［J］.IEEE Transactions on Electron Devices，2013，60(4):1 421 －1 426.

［12］Wang G，Pan G W.Full wave analysis of microstrip floating line structures by wavelet expansion method［J］.IEEE Transactions on Microwave Theory and Techniques，1995，43(1):131 －142.

［13］Wang G，Qi X，Yu Z，et al.Device level modeling of metal-insulator-semiconductor interconnects［J］.IEEE Transactions on Electron Devices，2001，48(8):1 672 －1 682.

［14］Liang F，Wang G，Ding W.Low numerical dispersion locally one-dimensional FDTD method based on compact higherorder scheme［J］.Microwave and Optical Technology Letters，2008，50(11):2 783 －2 787.

［15］Ndip I，Curran B，Lobbicke K，et al.High-frequency modeling of TSVs for 3-D chip integration and silicon interposers considering skin-effect，dielectric quasi-TEM and slow-wave modes［J］.IEEE Transactions on Components，Packaging，and Manufacturing Technology，2011，1(10):1 627 －1 640.

［16］Pan G W，Wang G，Gilbert B K.Edge effect enforced boundary element analysis of multilayered transmission lines［J］.IEEE Transactions on Circuits and Systems I:Fundamental Theory and Application，1992，39(11):955 －963.

［17］Zhao W S，Yin W Y，Wang X P，et al.Frequency-and temperature-dependent modeling of coaxial through-silicon vias for 3-D ICs［J］.IEEE Transactions on Electron Devices，2011，58(10):3 358 － 3 368.

［18］Savidis I，Friedman E G.Closed-form expressions of 3-D via resistance，inductance，and capacitance［J］.IEEE Transactions on Electron Devices，2009，56(9):1 873 －1 881.

［19］Zhao W S，Wang X P，Yin W Y.Electrothermal effects in high density through silicon via(TSV)arrays［J］.Progress In Electromagnetics Research，2011，115:223 －242.

［20］Xu C，Li H，Suaya R，et al.Compact AC modeling and performance analysis of through-silicon vias in 3-D ICs［J］.IEEE Transactions on Electron Devices，2010，57(12):3 405 －3 417.

［21］Liu E X，Li E P，Ewe W B，et al.Compact wideband equivalent-circuit model for electrical modeling of through-silicon via［J］.IEEE Transactions on Microwave Theory and Techniques，2011，59(6):1 454 －1 460.

［22］Liang Y，Li Y.Closed-form expressions for the resistance and the inductance of different profiles of through-silicon vias［J］.IEEE Electron Device Letters，2011，32(3):393 －395.

［23］Cheng T Y，Wang C D，Chiou Y P，et al.A new model for through-silicon vias on 3-D IC using conformal mapping method［J］.IEEE Microwave and Wireless Component Letters，2012，22(6):303 －305.

［24］Xu C，Suaya R，Banerjee K.Compact modeling and analysis of through-Si-via induced electrical noise coupling in 3-D ICs［J］.IEEE Transactions on Electron Devices，2011，58(11):4 024 － 4 034.

［25］Liang F，Wang G，Zhao D，et al.A wideband impedance model for coaxial through-silicon vias in 3-D integration［J］.IEEE Transactions on Electron Devices，2013，60(8):2 498 －2 504.

［26］Liu X，Wang G，Deng D，et al.A new model of on-chip inductors on ferrite film using KB-FDSMN neural network［J］.International Journal of RF and Microwave Computer-Aided Engineering，2010，20(4):399 －407.

［27］Cao Y，Wang G，Zhang Q J.A new training approach for parametric modeling of microwave passive components using combined neural networks and transfer functions［J］.IEEE Transactions on Microwave Theory and Techniques，2009，57(11):2 727－2 742.

［28］Rayas-Sanchez J E.EM-based optimization of microwave circuits using artificial neural networks:The state of the air［J］.IEEE Transactions on Microwave Theory and Techniques，2004，52(1):420 －435.

［29］Cao Y，Wang G.Efficient modeling of RF CMOS spiral inductors using generalized knowledge-based neural network［J］.Analog Integrated Circuits and Signal Processing，2007，52(3):71 －77.

［30］Liu X，Wang G，Liu J.A wideband model of on-chip CMOS interconnects using space-mapping technique［J］.International Journal of RF and Microwave Computer-Aided Engineering，2011，21(4):439 －445.

［31］Burrascano P，Mongiardo M.A review of artificial neural networks applications in microwave CAD［J］.International Journal of RF and Microwave Computer-Aided Engineering，1999，9(3):158 －174.