基于3.1 ～10.6 GHz CMOS 超寬帶低噪聲放大器設計

趙小榮， 范洪輝， 朱明放， 傅中君， 黃海軍， 陳鑒富

(江蘇理工學院 計算機工程學院，江蘇 常州213001)

美國聯邦通信委員會(Federal Communications Commission，FCC)于2002 年定義了室內使用的超寬帶頻段，即3.1 ～10.6 GHz，頻帶寬度達7.5 GHz［1］。近年來，采用3.1 ～10.6 GHz UWB 技術越來越流行，尤其是在無線通信領域。與現有的無線通信技術相比，UWB 技術具有功耗低，傳輸速度快、抗干擾性強、低成本、多徑衰減魯棒性和安全性高等優點［2-3］，UWB 技術越來越被廣泛應用于短距離高速數據傳輸和軍事通信應用中。

作為接收機前端的一個重要組成部分，低噪聲放大器的性能直接影響著整個接收機性能。判斷設計的UWB LNA 性能好壞，主要是看是否具有足夠正向增益，良好的增益平坦度，良好的反向隔離度，穩定度，低電源供電，低功耗，良好的線性度和理想的噪聲系數(noise factor，NF)。這些特性要求從不同方面給UWB LNA 設計者提出了挑戰［1］。

在UWB LNA 設計中，阻抗匹配和噪聲匹配設計至關重要。至今，人們已提出了多種CMOS 技術和拓樸結構。如:傳統的分布式放大器，負反饋技術，電流復用技術，跨導增強技術，帶通濾波器技術等。因為共柵(Common-Gate，CG)結構能夠更好地實現阻抗匹配，具有更好的線性度，更小的功耗和比共源結構更好的輸入輸出隔離度結構，因此CG 結構在UWB LNA 中的應用變得越來越流行。然而，CG結構同樣存在電壓增益不夠和噪聲大的缺點。為了解決這一問題，文中設計了一個新的輸入匹配電路以降低電路噪聲，采用兩級放大器形式解決CG 結構電壓增益不夠的問題，其中電路的第二級采用了共源(Common-Source，CS)結構提高電路的增益。

文中的UWB LNA 輸入端采用CG 型拓樸結構，通過電阻、電感和電容實現電路的輸入匹配，利用電流復用技術降低整個電路的功率，第二級采用CS型拓樸結構提高電路的增益。本低噪聲放大器運用TSMC 0.18 μm CMOS 工藝設計完成。

1 電路設計與分析

1.1 電路分析

接收機的靈敏度主要由LNA 的噪聲系數和功率增益決定。LNA 的噪聲系數顯著地影響了整個接收機的噪聲性能。對于多級放大器而言，其噪聲系數可以用以下公式表示［4］:

其中:NF 為整個低噪聲放大器的噪聲系數;NFn為第n 級放大器的噪聲系數;G1，G2…Gn－1分別為第1，2 ～n －1 級功率增益。由式(1)可知，多級放大電路的噪聲性能主要取決于電路的第一級的噪聲系數。所以，在進行電路匹配設計時，第一級的輸入匹配設計至關重要。

對于CG 結構的放大器而言，由于共柵放大器輸入端的阻抗實部為晶體管的跨導倒數，該值在較大的頻帶范圍內可以提供穩定的輸入阻抗實部，所以CG 結構在超寬帶中得到廣泛應用。普通CG 型結構如圖1(a)所示，在頻率比較高時，晶體管源級進去的輸入阻抗Zin可以表示為

式中:gm1為晶體管M1的跨導;r0為晶體管M1的電阻。

通過選擇合適的晶體管寬長比和偏置電流設置gm的大小，CG 型結構放大器能夠很好地實現與50 Ω 的輸入阻抗匹配。CG 結構利用跨導可以實現很寬的輸入匹配，但是為了滿足良好的阻抗匹配，跨導只能設計為固定值(通常為20 ms)。隨著頻率的變化，跨導也會變化。CG 型結構低噪聲放大器電壓增益和噪聲系數都會隨gm的變化而變化。電壓增益與gm成正比，噪聲系數與gm成反比。為了減小gm變化對增益和噪聲影響，提出了如圖1(b)所示電路，同時利用Rs，Ls和Cgs實現輸入端的匹配。

圖1 共柵拓樸結構Fig.1 Structure of the CG LNA topologies

圖2 是圖1(b)的小信號等效電路圖。

圖2 圖1(b)電路的小信號等效模型Fig.2 Equivalent small signal model of the circuit in Fig.1(b)

圖2(a)可以通過電路的串并聯轉換變為圖2(b)，這時電路的輸入阻抗可以表示為

其中，Cgs1為晶體管M1的柵源端的等效寄生電容。當Ls= Cgs1時，輸入阻抗可以表示為

這樣gm1就不再需要固定為20 ms 了，只要Rp值作出適當的調整，便可以降低由于gm1的變化對增益與噪聲的影響。從而實現良好的輸入匹配，降低第一級的噪聲系數。電路可以通過改變Rs的值實現輸入回波損耗與電路增益和噪聲之間的權衡。

電路的穩定度是設計放大器必須考慮的指標，如果電路不穩定容易形成電路的自激振蕩。穩定度是判斷放大否穩定的指標，具體可用以下公式表示:當K ＞1 時，電路無條件穩定。

1.2 電路設計

由于單級CG 結構放大器不能提供足夠的增益，因此文中所設計的UWB CG-LNA 采用多級結構。UWB LNA 電路如圖3 所示。第一級輸入端晶體管M1采用CG 輸入，通過對LS，RS以及晶體管W/L(可以通過改變W/L 的值實現改變晶體管的跨導)值的設置能很好實現了輸入匹配;第二級晶體管M2采用共源(Common-Source，CS)結構實現了增益的提高。電感Ld和Lg、電容Cg和電阻Rd實現了CG 級與CS 級之間級間匹配。另外電容Cg作為理想的耦合電容可以降低級間噪聲，通過加入RL，LL和LC可以提高第二級CS 電路的增益。當電感Ld、晶體管M1的寄生電容與晶體管的源極在3.1 GHz 時產生并聯諧振，電感LC和晶體管M3的柵源電容Cgs3在10.6 GHz 產生諧振時，放大器可以在3.1 ～10.6 GHz 頻帶內保持理想的增益平坦度。晶體管M1和M2之間采用了電流復用技術，大幅度降低電路功耗。

圖3 UWB LNA 電路Fig.3 Schematic of the proposed UWB LNA

2 仿真結果與分析

文中設計UWB LNA 采用TSMC 0.18μm RF CMOS 工藝完成，電路通過ADS2009 仿真，S21與S12的仿真曲線如圖4 所示，S11與S22的仿真曲線如圖5所示。

圖4 S21 與S12 仿真曲線Fig.4 Simulation curves of S21 and S12

圖5 S11 與S22 仿真曲線Fig.5 Simulation curves of S11 and S22

由圖4 可以看出，在3.1 ～10.6 GHz 頻帶內，正向增益S21達到20.951 ～23.951 dB，增益平坦度良好，在3.1 GHz 時達到最大增益為23.951 dB;反向隔離度S12在帶內低于－44.436 dB。

由圖5 可以看出，電路在整個帶寬內，輸入返回損 耗 小 于 － 15.14 dB， 輸 出 返 回 損 耗 低于－20.202 dB。

圖6 為電路穩定度的仿真曲線，圖7 為電路噪聲的仿真曲線。

圖6 電路穩定度仿真曲線Fig.6 Simulation curves of stable factor

圖7 電路噪聲仿真曲線Fig.7 Simulation curves of noise factor

由圖6 可以看出，所設計UWB LNA 在整個帶寬內穩定度都大于1，電路無條件穩定。

由圖7 可以看出，通過優化設計，電路在整個頻帶內噪聲性能良好，噪聲系數為0.944 ～1.625 dB。

表1 給出文中所設計3.1 ～10.6 GHz UWB LNA 與近幾年所發表論文中設計的UWB LNA 性能的比較。

由表1 可以看出，文中實現的LNA 增益比其他的LNA 更高，NF 比其他的LNA 更低，其他性能也可以和別的LNA 相比擬，但功率消耗有點高。

表1 3.1 ～10.6 GHz CMOS UWB LNA 的性能比較Tab.1 Comparison between the design used in this study and others reported based on 3.1 ～10.6 GHz in literature

3 結 語

文中所設計的3.1 ～10.6 GHz 的UWB LNA 由兩級拓撲結構組成，在電路第一級采用了共柵型結構完成寬帶輸入匹配。為了改進共柵型放大器的噪聲系數，提出了在常用共柵放大器源極加入串聯電阻與電感，從而通過改變串聯電阻值的大小改變放大器的輸入回波損耗和噪聲系數的值。利用電流復用技術降低了整個電路的消耗功率，通過共源共柵結構和良好的級間匹配電路設計改善了共柵結構帶來的增益不足的缺點。實驗結果表明，電路在1.8 V 供電下，整個電路消耗功率在15.6 mW 左右，在3.1 ～10.6 GHz 的頻帶內增益S21= 21.451 ±1.5 dB，噪聲系數NF 為1.284 5 ±0.340 5 dB，輸入回波損耗均低于－ 15.14 dB，輸出回波損耗低于－20.202 dB。這些性能可以和其他已發表的CMOS UWB LNA 相比擬，同時為UWB LNA 提供了一種新的選擇。

［1］王春華，戴普興，楊凱.3.1 ～10.6 GHz CMOS 超寬帶低噪聲放大器設計［J］.電路與系統學報，2010，15(1):71-76.

WANG Chunhua，DAI Puxing，YANG Kai.3.1 ～10.6 GHz CMOS Ultra-wideband low noise amplifier［J］.Journal of Circuits and Systems，2010，15(1):71-76.(in Chinese)

［2］何小威，李晉文，張民選.1.5 ～6 GHz 增益和噪聲系數穩定的兩級超寬帶CMOS 低噪聲放大器設計與性能模擬［J］.電子學報，2010，38(7):1668-1672.

HE Xiaowei，LI Jinwen，ZHANG Minxuan.Design and performance simulation of a 1.5 ～6 GHz two-stage UWB CMOS LNA with extra flat gain and NF［J］.Acta Electronica Sinica，2010，38(7):1668-1672.(in Chinese)

［3］KAO H L，Changa K C.Very low-power CMOS LNA for UWB wireless receivers using current-reused topology［J］.IEEE Solid State Electronics，2008，52(1):86-90.

［4］丁春寶，張萬榮，謝紅云，等.3 ～6 GHz SiGe HBT Cascode 低噪聲放大器的設計［J］. 北京工業大學學報，2012，38(8):1162-1166.

DING Chunbao，ZHANG Wanrong，XIE Hongyun，et al.Design of 3 ～6 GHz SiGe HBT cascode low noise amplifier［J］.Journal of Beijing University of Technology，2012，38(8):1162-1166.(in Chinese)

［5］Shim J，YANG Taejun，Jeong J.Design of low power CMOS ultra wide band low noise amplifier using noise canceling technique［J］.Microelectronics Journal，2013，44(9):821-826.

［6］WAN Qiuzhen，WANG Chunhua. Design of 3. 1 ～10. 6 GHz ultra-wideband CMOS low noise amplifier with current reuse technique［J］.AEU-Int J Elect Commun，2011，65(11):1006-1011.

［7］張濱，楊銀堂，李躍進.一種3.1 ～10.6 GHz 超寬帶低噪聲放大器設計［J］.微波學報，2012，28(1):49-52.

ZHANG Bin，YANG Yintang，LI Yuejin. Design of a 3. 1 ～10. 6 GHz ultra wideband low noise amplifier［J］. Journal of Microwaves，2012，28(1):49-52.(in Chinese)

［8］Hosein Alavi-Rad，Soheyil Ziabakhsh，Mustapha C E Yagoub.A 1.2 V CMOS Common-Gate low noise amplifier for UWB wireless communication［J］.Journal of Circuits，Systems，and Computers，2013，22(7):27-37.