基于ANSYS的TO－220封裝功率器件熱特性校準及優化設計*

王劍峰，劉斯揚，孫偉鋒

(東南大學國家專用集成電路系統工程技術研究中心，南京210096)

?

基于ANSYS的TO－220封裝功率器件熱特性校準及優化設計*

王劍峰，劉斯揚，孫偉鋒*

(東南大學國家專用集成電路系統工程技術研究中心，南京210096)

摘要:針對TO－220封裝的功率器件，利用ANSYS軟件對其進行三維建模及模型校準，校準過程研究了有無PCB板、熱源厚度及有無引線對模型準確性的影響。進而基于校準后模型，研究了粘結層面積、芯片相對于基板位置以及基板面積與散熱效果的關系。分析結果表明，焊料層面積大小對散熱基本沒影響，芯片在粘片工藝中應盡量把芯片放置在中間往下方位置，而基板面積越大，芯片散熱效果越好。

關鍵詞:TO－220封裝; ANSYS;功率器件;校準;優化

近年來，由于半導體技術的蓬勃發展，功率器件逐漸朝著大功率、小尺寸及低成本的方向發展，芯片的發熱密度顯著提升，封裝散熱性能對于保證芯片安全可靠地工作變得越發重要。實踐證明，芯片失效率隨著溫度升高急劇上升，結溫大約每升高10℃，壽命降低一半［1－2］。功率器件工作在高電壓、大電流條件下，發熱量大，更加易于發生熱積累而造成失效。因此，深入研究功率器件封裝的熱特性對指導功率器件設計及封裝有重要意義［3－4］。

目前，對功率器件進行熱特性研究時，主要通過實驗和模擬的方法。但受實驗條件限制、封裝尺寸較小、真實應用環境的實驗模擬困難等因素制約，使得采用實驗方法進行電子封裝研究的進展緩慢，因此，采用有限元軟件進行數值模擬的方法得到了迅速的發展［5］。

本文以TO－220封裝的功率器件為研究對象，運用ANSYS有限元分析軟件，對器件展開三維建模并進行模型校準。校準過程研究了有無PCB板、熱源厚度、有無引線對模型準確性的影響。進而基于校準后模型，詳細研究了功率器件的不同粘結層面積、不同芯片相對基板位置以及不同基板面積大小與散熱能力的關系。本文提出的模型校準和邊界條件設置方法，以及基于校準模型后對TO－220封裝熱特性的研究，將對功率器件設計及封裝改進具有一定的參考價值。

1　有限元模型的建立與校準

1.1熱分析模型建立

本文針對TO－220封裝的功率器件，建立了三維有限元熱分析的器件模型，如圖1所示。

圖1　有限元熱分析模型

功率器件的模型由基板、粘結層、芯片、引腳、引線和塑封體6部分組成。芯片通過粘結層與基板連接在一起，假設各組成部分之間的界面為理想接觸，模型及其對應材料為均質、各向同性的連續介質，材料參數如表1所示。

表1　模型組成和材料熱導率　單位:W/(m·K)

1.2模型校準

大部分的參考文獻中［6－10］，采用有限元法研究封裝器件封裝熱特性時，會做以下近似處理:①把封裝器件作為獨立的研究對象，不考慮PCB板對散熱的影響;②功率賦值時以整芯片為對象來添加熱載荷;③忽略封裝器件中的引線來簡化模型。但器件實際工作、測試都是基于PCB板的，而PCB板對于器件散熱特性研究有些時候是不可忽略的，甚至是重要組成部分，因此基于有限元分析時，把單個器件作為研究對象需要改進。另外，對于不同的功率器件，有源區的厚度不同，導致發熱區域也會有所區別，所以以整體為熱載荷賦值對象值得商榷。功率器件中的引線對導熱是否有影響也需要進一步研究。本文基于以上3點考慮對TO－220封裝的功率器件做校準研究。

1.2.1有無PCB板對器件散熱特性的影響

本文基于實測情況建立校準模型，文中模型的邊界條件設置基于實測情況。器件溫度實際測試環境:在25℃室溫下，自然空氣對流，插在多孔PCB板上加電壓，用熱電偶測得。測試功耗分別0.5 W、1 W、1.5 W時，基板、塑封正面和各引腳的溫度。校準時，建立了多孔PCB板模型。圖2所示是帶PCB的模型，而表2為使用的PCB板材料參數。

圖2　帶PCB板的校準模型

表2　PCB板各項參數

校準邊界條件設置:①熱源為芯片表面1.18 mm×0.97 mm×0.02 mm的立方體，分別施加0.5 W、1 W、1.5 W的功率載荷來模擬芯片表面散熱;②器件表面和PCB板表面都是通過與空氣的對流和輻射進行散熱，都是自然對流換熱，對流換熱系數為12.5 W/(m2·K)。忽略輻射散熱，只考慮對流散熱;③環境溫度為25℃。校準后，1 W功耗下TO－220封裝的功率器件的溫度分布圖如圖3所示。校準后器件基板、塑封正面、中間引腳溫度與實測溫度對比曲線如圖4所示。

圖3　校準后溫度溫度分布圖

圖4　仿真和實測溫度對比圖

從圖4中可以看出，仿真校準后模型的誤差很小，不超過2%。認為帶有PCB板的器件模型校準完成。在相同的邊界條件下，仿真了1 W功耗下沒有PCB板時器件的溫度分布情況，圖5所示是有無PCB時的溫度對比結果。從圖中可以看出，沒有PCB板后，基板表面溫度上升了32.8℃，這說明，本文所針對的實測環境，PCB板對器件的散熱有很大影響，仿真分析時不能隨便忽略。

圖5　有無PCB板校準對比圖

1.2.2熱源厚度對校準的影響

對于實際的TO－220封裝的功率器件來說，其發熱區域一般集中于有源區，而不是整個芯片。因此，熱源應該定義為芯片表面的有源區，定義有源區的厚度為熱源厚度，如圖6所示箭頭所指區域。熱源厚度會影響主要散熱路徑上的熱阻，從而影響模型的校準。圖7所示是在1 W功耗下，不同熱源厚度下的結殼熱阻仿真結果。

圖6　封裝截面圖

圖7　結殼熱阻與熱源厚度關系圖

由圖7可以看出，隨著熱源厚度的增加，熱阻不斷減小。這是由于芯片主要散熱路徑為熱源－Si－焊料－基板－空氣，當熱源不是整個Si體時，下半部分Si相當于熱阻，Si－焊料－基板是串聯的，隨著熱源厚度的增大，Si的下半部分不斷變小，相當于Si熱阻不斷減小，最終導致Rjc的減小。所以對于模型來說，針對不同的有源區深度，定義的熱源的厚度也應該不一樣，而不是將硅整體作為熱源來簡單的賦值。1.2.3有無引線對校準的影響

功率器件中引線直徑為25 μm，在校準過程中，仿真了1 W功耗下，有引線和沒引線時的溫度場，對比了各個點溫度，溫度對比結果如表3所示。

表3　有無引線溫度對比結果　單位:℃

從對比結果中可以看出，各個點溫度基本相同，說明引線對散熱沒什么影響。這是因為引線雖然是熱導率很高的銅線，但是太細，所以對散熱影響不大。在接下來的仿真中，可以把引線去了，來簡化仿真模型。

2　優化設計

接下來，我們基于充分考慮了以上3點的校準模型來研究TO－220封裝的熱特性，進而通過對TO－220封裝的散熱特性研究，找到更優的設計方案。本文依次對粘結層面積、芯片相對基板位置和基板面積大小作為設計變量，研究它們對器件的結溫、殼溫和熱阻的影響，并進行優化設計。

2.1焊料層面積對器件散熱的影響

SnPbAg是一種應用比較廣泛的粘結層材料，具有較高的導熱系數，導熱系數為50 W/(m·K)，文中焊料層就選用這種材料。焊料面積的大小直接影響到焊接的牢固程度和成本。焊料太少，有可能導致芯片與基板間焊接不牢固，導致器件壽命的縮短;焊料面積太大，會影響封裝成本。圖8中以焊料層面積/芯片面積為變量，給出了在不同的焊料面積時，芯片的結溫以及熱阻的變化趨勢。從圖中可以看出，隨著焊料層相對芯片面積的增大，結溫和熱阻的總體趨勢是逐漸變小的，但是隨著面積的增大，結溫和熱阻的下降趨勢不是很明顯，所以焊料層的面積對器件散熱基本沒影響。在不影響器件可靠性的情況下，盡可能使用少的焊料可以降低成本。

圖8　焊料面積與溫度關系圖

2.2芯片相對基板位置對器件散熱的影響

在實際封裝工藝中，粘片操作決定了芯片相對于基板的位置，芯片放置位置的不同，對器件的結溫和熱阻會產生影響。

圖9所示為4種比較極端的情況，芯片放置的位置分別位于基板的下方、上方、左下方和左上方。表4所示是4種情況下器件結溫對比。從表中可以看出，芯片越往上，結溫越高;芯片越靠兩邊，結溫也越高。這是因為芯片越往下，引腳輔助散熱效果越明顯，所以結溫越低;芯片越往兩邊，會導致很大一部分的熱是通過散熱路徑基板－塑封料－空氣來散去，這樣會導致熱阻的增大，結溫也會變高。所以在封裝的粘片工藝過程中，應該將芯片盡量放在中間往下的位置。

表4　芯片位置結溫對比　單位:℃

圖9　芯片相對基板位置圖

2.3基板面積對器件散熱的影響

芯片下基板尺寸分別用V、H表示，如圖10所示。保持H不變，改變V的長度，來研究基板面積對散熱效果的影響。圖11所示為器件結溫與基板長度V的關系曲線?？梢?，隨著V的增大，基板面積越大，器件的結溫呈逐漸下降趨勢，這是因為散熱器件工作是熱量主要通過芯片－粘結層－基板向外傳輸，基板面積越大，肯定散熱效果越好。當V從4 mm增大到8 mm的過程中，器件結溫隨著V的增大線性降低。從器件散熱的角度講，基板面積越大越有利于器件散熱，但是實際選擇多大的基板面積，要由具體的散熱要求來確定。

圖10　基板尺寸圖

圖11　基板長度V與結溫關系圖

3　結論

本文運用ANSYS有限元分析軟件，對TO－220封裝的功率器件建立了器件模型，進而指出模型的精確校準對于功率封裝優化設計的必要性，研究了有無PCB板、熱源厚度、有無引線對模型校準及參數設置的影響，通過校準，使器件模型溫度與實際器件測試溫度基本吻合?；谛屎竽Ｐ?，對不同焊料層面積、芯片相對基板位置以及基板面積大小對散熱效果進行了研究。通過分析得到以下結論:①焊料層面積大小對器件散熱基本沒影響;②芯片在粘片工藝過程中應該盡量將芯片放置在中下方接近引腳的位置;③隨著基板面積的增大散熱效果越好，但實際封裝基板面積大小選擇還要從芯片功耗、成本等方面綜合考慮。

參考文獻:

［1］Wu Xiaomeng，Liu Xiaoyang，Ma He，et al.Low Thermal Resistance Design for a 2.5D Package［C］//2013 14th International Conference on Electronic Packaging Technology，2013:431－434.

［2］Sivanand Somasundaram，Andrew A O Tay.Measurement of Thermal Resistance of TIMs，Heat Sinks and Interfaces in Thermal Management［C］//34th International Electronic Manufacturing Technology Conference，2010:1－5.

［3］Pinjala D，Navas Khan，Xie Ling，et al.Thermal Design of Heat Spreader and Analysis of Thermal Interface Materials (TIM)for Multi-Chip Package［C］//2002 Electronic Components and Technology Conference，2002:1119－1123.

［4］Lee Teck Sim，Darakorn Sae Le.Thermal Resistance(Rth)Enhancement by Optimizing TO Package Thermal Contact［C］//2009 11th Electronics Packaging Technology Conference，2009:1－6.

［5］華慶，殷景華，焦國芹，等.基于ANSYS的功率VDMOS器件的熱分析及優化設計［J］.電子器件，2009，32(2):354－356.

［6］龍樂.分立器件封裝及其主流類型［J］.電子與封裝，2005，5 (2):12－17.

［7］鄭志榮，崔崧.有限元仿真在功率框架設計開發中的應用［J］.中國集成電路，2012，155:61－68.

［8］鄭志強，程秀蘭，Frank Ta.功率器件封裝工藝中的鋁條帶鍵合技術［J］.電子與封裝，2008，8(12):5－9.

［9］馬澤濤，朱大慶，王曉軍.一種高功率LED封裝的熱分析［J］.半導體光電，2006，27(1):16－19.

［10］施建根，孫偉鋒.車載IGBT器件封裝裝片工藝中空洞的失效研究［J］.電子與封裝，2010，10(2):23－27.

［11］衛能，劉斯揚.一種測試功率MOSFET熱阻的新方法［J］.微電子學，2014，44(1):131－134.

［12］吳昊，高立明，李明，等.粘結層空洞對功率器件封裝熱阻的影響［J］.半導體光電，2013，34(2):226－230.

王劍峰(1990－)，男，漢族，江蘇無錫人，現就讀于東南大學集成電路學院，碩士研究生，主要研究方向為功率集成電路可靠性方面的研究，jeff5299@163.com;

孫偉鋒(1977－)，男，博士，教授，博士生導師，主要從事功率器件功率集成電路、模擬集成電路及可靠性等方面的研究，swffrog@seu.edu.cn。

Study on Effective Masses of Electron in Strained Si1－xGex(100)*

ZHAO Lixia1*，SONG Jianjun2
(1.Hebei Poshing Electronics Technology Co.，Ltd.，Shijiazhuang 050200，China; 2.School of Microelectronics，Xidian University，Xi’an 710071，China)

Abstract:With the framework of K-P(Kr?nig-Penney)method with the help of perturbation theory，effective masses of electron were systematically studied in strained Si1－xGex/(100)S，including the longitudinal and transverse masses，density of state effective mass and conductivity effective mass of electron.It is found that the longitudinal and transverse masses are unchanged under strain，and density of state effective mass of electron decreases obviously with the increasing Ge fraction(x)，and［100］directional conductivity effective masses decrease due to strain.The results obtained can provide valuable references to the electrical property of strained Si1－xGex/(100)Si.

Key words:strained Si1－xGex; effective mass; K-P(Kr?nig-Penney)theory

doi:EEACC:250010.3969/j.issn.1005－9490.2015.04.004

收稿日期:2014－09－23修改日期:2014－10－20

中圖分類號:TM313.4

文獻標識碼:A

文章編號:1005－9490(2015)04－0734－05

項目來源:港澳臺科技合作專項項目(2014DFH10190);江蘇省青藍工程項目;東南大學研究生科研基金項目(YBPY1403)