PCB板內阻抗測試需求與技術

蔡 林 許麗芬

（廣東正業科技股份有限公司，廣東 東莞 523808）

PCB板內阻抗測試需求與技術

蔡 林 許麗芬

（廣東正業科技股份有限公司，廣東 東莞 523808）

文章介紹了當前PCB板內阻抗測試需求的原因和趨勢，同時對其測試技術進行講解和普及，可提高PCB企業了解板內阻抗測試技術和發展趨勢，為解決阻抗板在生產與測試中存在的問題做理論和技術支持。

板內阻抗；差分阻抗；阻抗測試

1 前言

PCB板內阻抗指成品板內跡線的真實阻抗（圖1），與傳統的附連板（附連板）阻抗條不是一個概念。由于板內阻抗線與附連板阻抗線存在走線間距、走線寬度、走線所處環境、走線所處位置以及設計誤差等都會導致板內真實阻抗與附連板阻抗存在差異。然而隨著當前線路板朝高密度、高多層、小體積的方向發展，客戶對阻抗控制要求越來越嚴格，控制精度要求也越來越高。這種板內阻抗與附連板阻抗存在的偏差可能會使高端客戶難以接受，因此越來越多的客戶要求PCB廠家提供真實的板內阻抗。

圖1 板內阻抗與附連板示意圖

2 板內阻抗與附連板存在的差異與問題

2.1 板內阻抗線與附連板走線物理上的差別

從圖2舉例PCB我們可以看到附連板與真實板內阻抗線之間的差別。

圖2 板內阻抗與附連板

（1）雖然走線間距、走線寬度是一致的，但是附連板測試點的間距固定為2.54 mm（為滿足測試探針間距），而板內真實走線的末端（即印制插頭）間距是可變的，隨著QFP、PLCC、BGA封裝的出現，一些芯片的引腳間距都遠小于2.54 mm（即附連板測試點的間距）間距。

（2）附連板走線是理想的直線，而板內真實走線往往是彎曲的、多樣的。PCB設計人員和生產人員很容易將附連板的走線理想化，但是PCB上的真實走線則會因為各種各樣的因素導致走線不規則化。

（3）附連板和板內真實走線在整個PCB上的位置不同。附連板都位于PCB板中間或邊沿，在PCB出廠時往往會被生產商去掉。而板內真實走線的位置則是多樣的，有的在靠近板子的邊沿，有的位于板子的中央等。

（4）板內阻抗走線周圍一般分布著過孔、焊盤、屏蔽層等，而附連板走線周圍環境都比較單一。

由此可見，板內阻抗線與附連板走線存在著差異，其差異也帶來了阻抗測試值的差異。

2.2 阻抗測試值的影響

（1）附連板測試點間距附連板走線的間距不同，會導致測試點與走線之間帶來阻抗不連續。而PCB板內的真實差分走線末端（即芯片的引腳）間距往往是與走線間距相等或者非常相近的。由此會帶來阻抗測試結果的不同。

（2）彎曲的走線與理想的走線所反映出來的阻抗變化是不一致的。在走線彎曲轉折的地方特征阻抗往往是不連續的，而附連板的理想化走線則不能反映由于走線彎曲所帶來的阻抗不連續現象。

（3）附連板與真實的走線在PCB上的位置不同。目前的PCB都采用多層走線的設計，在生產時需要經過壓制。當PCB壓制時，板子不同的位置所受到的壓力不可能做到一致，不同位置的介質層厚度有差異，這樣制成的PCB在不同的位置上介電常數往往不相同，特征阻抗也當然不同。

（4）板內阻抗受其周圍的過孔、焊盤、屏蔽層等影響反映出來的阻抗是不連續的，而附連板因走線環境單一，不能反映阻抗真實變化情況。

可見附連板反映的阻抗值是不能完全反映PCB板內真實走線的真實特征阻抗的。

2.3 測試對比

2.3.1 測試環境

測試環境溫度：23 ℃；濕度：55%RH；測試板（中間板內阻抗線、邊緣附連板阻抗線）

2.3.2 測試波形對比（圖3、圖4）

圖3 附連板測試波形

圖4 板內測試波形

2.3.3 測試數據對比（表1）

表1 附連板與板內阻抗測試數值對比

從圖4、圖5以及表1數據來看，板內阻抗與附連板阻抗波形雖然差異不大，但測試數值卻存在偏差，偏差數值的大小與測試板的不同而不同。

3 板內阻抗測試需求與阻礙

3.1 板內阻抗測試需求

（1）隨著當前線路板朝高密度、高多層、小體積的方向發展，客戶對阻抗控制要求越來越嚴格，控制精度要求也越來越高，例如精度要求小于± 5%。板內阻抗與附連板阻抗存在的偏差可能會超出控制精度要求，而且控制精度要求越高，采用附連板評估阻抗的風險就越大。

（2）無論是PCB的生產商還是高速電路設計者、制造者都希望能對PCB板內的真實高速差分走線直接進行TDR測試，獲得最準確的特征阻抗信息。

3.2 板內阻抗測試的阻礙

阻礙板內阻抗測試的主要原因有以下兩個：

（1）難以找到差分TDR探頭的接地點，高速PCB設計人員不會在設計高速差分走線時在走線的末端（即芯片引腳）附近放置固定間距的接地點。

（2）差分走線的末端（即芯片的引腳或金手指或焊盤）間距是多變的，必需要一個間距可調的差分探頭來實現探測。

4 板內阻抗測試技術

4.1 TDR的基本原理

階躍脈沖發生器發出一個快上升沿的階躍脈沖。同時接收模塊采集反射信號的時域波形。如果被測件的阻抗是連續的，則信號沒有反射，如果有阻抗的變化，就會有信號反射回來。根據反射回波的時間可以判斷阻抗不連續點距接收端的距離， 根據反射回來的幅度可以判斷相應點的阻抗變化。

圖5 TDR原理示意圖

4.2 常用阻抗模型（圖6、圖7）

圖6 奇模和偶模阻抗

圖7 差分和共模阻抗

對于比較常見的差分阻抗來說，測試中只需要2個幅度相同、方向相反的階躍信號即可，不需要接地，其采用的是虛擬接地，支持這種板內差分阻抗測試的阻抗機型有泰克、安捷倫和愛思達。其它類型阻抗必須接地。

4.3 虛擬地的原理（圖8）

由于差分走線和差分信號是平衡的，差分信號的中心電壓點和地平面是等電勢的，因此在使用差分階躍信號進行差分TDR測試時，只要保證探針A和探針B共地，即無需與DUT之間接地。

圖8 虛擬地原理

需要注意的是：探針A和探針B必須要共地，如圖9是可調探頭的共地圖。

圖9 泰克、安捷倫、愛思達可調共地探頭

由圖7可知，探針A和探針B需要完好共地，如果共地不良或共地連接線斷掉都不能進行測試，測試前必須認真檢查共地是否良好。

4.3 板內阻抗測試注意事項

（1）所選用的特性阻抗測試儀必須支持板內阻抗測試功能。

（2）需配備可調探頭，可調間距一般要求在0.5 mm ～3 mm之間，可滿足不同測試點的需求。

（3）差分測試前必須檢測信號針是否良好共地。

（4）間距過小的測試過程中探針與測試點必須穩定接觸。

5 總結

通過以上論述和測試對比，結論概括如下：

（1）附連板與板內阻抗測試值存在偏差，這種偏差主要由阻抗線的走線環境、位置、工藝有關。

（2）板內差分阻抗測試采用虛擬地原理，有效避免了測試中尋找接地點，2個信號針就可以完成差分阻抗測試。

［1］IPC-TM-650 阻抗測試標準及方法

蔡林，時域反射（TDR）技術總工，主要負責特性阻抗測試儀產品的研發工作。

PCB internal impedance test requirements and technology

CAI Lin XU Li-fen

This paper introduces the reason and trend of the current PCB internal impedance test requirement. At the same time， this paper carries on the explanation and popularization of the test impedance technology， which can help the PCB enterprises to solve the production and testing of impedance board problem existed.

PCB Internal Impedance； Differential Impedance； Impedance Test

TN41

A

1009-0096（2015）11-0048-03