面向電池管理系統的FM30C256應用設計

余仕俠,段佳委,王旭

(1.安徽江淮汽車股份有限公司,安徽合肥 230022；2.中國汽車技術研究中心,天津 300300)

?

面向電池管理系統的FM30C256應用設計

余仕俠1,段佳委1,王旭2

(1.安徽江淮汽車股份有限公司,安徽合肥 230022；2.中國汽車技術研究中心,天津 300300)

摘要：鐵電存儲器FM30C256的非易失性數據存儲器、實時時鐘等功能增強了電池管理系統的可靠性。完成了FM30C256在電池管理系統中的應用設計，包括硬件設計和軟件設計。在硬件設計中，完成了FM30C256外圍電路的設計，主控芯片選用MC9S12DG128；在軟件設計中，完成了數據存取和讀取程序設計、實時時鐘配置和讀取程序設計。

關鍵詞：電池管理系統；鐵電存儲器；應用設計

0引言

電池管理系統(Battery Management System，BMS)是電動汽車中保護電池安全工作的核心設備，其主要功能包括電池數據采集、故障診斷、剩余電量(State of Charge，SOC)估算等。在SOC估算功能中，開始SOC估算之前，需要將上一次估算得到的SOC值作為此次SOC估算的初值，為了保證在系統上電或重啟后，依然能夠獲取上一次估算的初值，BMS需要實時地將SOC的值存儲起來，并且保證數據在系統掉電后不丟失[1]。同時，BMS運行在復雜的汽車環境中，可能會出現工作異常的情況，為了能夠在電動汽車出現故障后容易找到故障的時間和原因等信息，BMS需要將電池的工作狀態信息存儲起來，并且在對電動汽車檢修時，讀取最后一次存儲的電池工作狀態信息，通過分析這些信息找出故障原因。與SOC的存儲形式一樣，電池工作狀態信息的存儲也必須保證在系統斷電后數據不丟失，同時由于電池信息量較大，因此存儲設備還需足夠的存儲容量[2]。文中選用鐵電存儲器FM30C256作為系統外擴數據存儲器。

1硬件電路設計

1.1FM30C256簡介

FM30C256是256 kb的數據存儲器，包括非易失性內存、實時時鐘、CPU監控和系統篡改檢測等功能。非易失性RAM是基于FRAM(Ferromagnetic Random Access Memory，鐵電存儲)技術，并且掉電后數據可以保存10年不丟失，相對于電池后備方式，它是真正的非易失性存儲器。同時FRAM在寫操作時具有無延遲的總線速率，并且擦寫次數超過10億次。實時時鐘以BCD碼的形式提供時間及日期信息。

1.2FM30C256硬件設計

存儲模塊的原理圖如圖1所示。

FM30C256使用內置集成電路總線(Inter-Integrated Circuit，IIC)進行數據傳輸，A0、A1和A2是器件的地址選擇引腳，文中將A2～A0這3個引腳接地[3]。RSM2008是32.768 kHz的晶振，為存儲器內部實時時鐘模塊提供振蕩頻率。為了保證FM30C256在系統斷電后內部時鐘模塊也能夠精確計時，還需為VBAK端提供預備電源。預備電源通常采用紐扣電池和超級電容2種方案，由于超級電容是可充電的電源，使用方便且無須更換，因此文中選用超級電容作為FM30C256的預備電源。C3是5.5 V/1 F的超級電容，R6和R7為分壓電阻，阻值分別選擇為270 Ω和470 Ω。D1為反向電流極小的二極管，防止超級電容漏電。

文中的主控芯片選用Freescale半導體公司的微控制器MC9S12DG128。

2程序設計與實現

2.1IIC總線協議簡介

IIC總線是Philips公司設計的一款高效的兩線制串行數據總線，全稱為芯片間總線，其總線標準的傳輸速率為100 kb/s，最高可以達到400 kb/s，且具有規范完整、結構獨立、使用簡單和支持多主控等特點。在同一個IIC總線上有多個主機設備時，為了避免多個主機設備試圖同時啟動IIC總線傳送數據而造成混亂，IIC總線的總線仲裁功能可以決定在某一時刻由哪個主機控制總線。其中開始信號、結束信號和應答信號是IIC總線協議中最重要的部分。

(1)開始信號。在時鐘信號(SCL)保持高電平的過程中，數據信號(SDA)由高電平轉變為低電平，表示開啟IIC總線，開始數據的傳輸。

(2)結束信號。在時鐘信號(SCL)保持高電平的過程

中，數據信號(SDA)由低電平改變為高電平，表示結束IIC總線，終止數據的傳輸。

(3)應答信號。從機設備在收到8位數據后的1個時鐘周期里，會發出低電平作為應答信號，表示數據已接收到。IIC時序圖如圖2所示。

2.2數據存儲與讀取程序設計

FM30C256的存儲模塊在一個存儲周期內可以存儲單個字節也可以存儲多個字節。其內存地址由FM30C256內部鎖存器鎖存，當前的內存地址就是鎖存器中鎖存的地址，直到下一次的地址新值被寫入之前，當前地址值會一直保留[4]。每次存儲數據后，鎖存器中的地址值會自動遞增，這樣就允許連續存儲或讀取數據而無須重新尋址。單字節存儲和多字節存儲時序分別如圖3和圖4所示。

根據數據存儲的時序圖，可以完成數據存儲的程序設計，其程序流程如圖5所示。

從圖5可以看出：MCU首先在IIC總線空閑時發起開始信號，然后向FM30C256發送從機地址，前7位1010000B為存儲模塊的地址，最后一位為0，表示寫入數據[5]；然后發送數據存放的內存起始地址，選定內存地址后即可發送待存儲的數據；在每傳送完成一個字節的數據后，FM30C256都會向主機MCU發送一個應答信號，完成所有的數據存儲后，主機MCU發送結束信號。

在讀取存儲器中的數據時，由用戶指定讀取內存的地址寫入地址鎖存器中，來讀取指定存儲中存儲的值[6]。與多字節數據存儲類似，FM30C256也支持多字節的數據讀取，數據讀取時序如圖6所示。

根據數據讀取的時序圖，可以完成數據讀取的程序設計，其程序流程圖如圖7所示。

從圖7中可以看出：數據讀取過程是先發送從機地址，從機地址最后1位為0，表示寫入數據，然后發送需要讀取數據的內存地址，收到FM30C256的應答信號后重啟IIC總線，再發送1次從機地址，從機地址最后1位為1，表示讀數據，隨后讀取到的數據即為存儲在該內存地址中的數據。

從圖7中可以看出：主機MCU首先在IIC總線空閑時發起開始信號，然后向FM30C256發送從機地址，前7位1101000B為時鐘模塊的地址，最后1位為0，表示寫入數據；然后發送待讀取的時鐘模塊內寄存器地址，然后重啟IIC總線，再發送1次從機地址，從機地址最后1位為1，表示讀數據，隨后讀取到的數據即為時鐘模塊內寄存器的時鐘信息[7]。

3結論

文中設計并實現了基于FM30C256的電池管理系統數據存儲與實時時鐘功能。首先完成了其硬件電路設計，主控芯片選用Freescale系列的MC9S12DG128；然后在IIC協議的基礎上完成了FM30C256的數據存儲與讀取和實時時鐘配置與讀取的程序設計。

參考文獻:

【1】胡秀芝.鋰離子電池管理系統的設計[D].北京：北方工業大學,2014.

【2】高宗偉.磷酸鐵鋰電池管理系統軟件設計[D].重慶：重慶大學,2014.

【3】杜中良,張旭輝.鐵電存儲器 FM31256在多用戶多費率電能表中的應用[J].電站系統工程,2005,21(4):61.

【4】廉亞囡,陳彥.FM31256在區域火災報警控制器中的應用[J].兵工自動化,2006,25(4):77-79.

【5】鄭劍翔.FM31xxx鐵電存儲器及其讀寫程序[J].電子技術,2004,31(6):50-54.

【6】鄭劍翔.基于FRAM鐵電存儲器的可移動數據采集器[J].電子技術,2004,31(2):7-10.

【7】趙培宇,李其華.FRAM鐵電存儲器的應用[J].江漢大學學報：社會科學版,2004,32(3):51-54.

Design of FM30C256 Application Based on Battery Management System

YU Shixia1, DUAN Jiawei1， WANG Xu2

(1.JAC Automobile Co., Ltd., Hefei Anhui 230022,China;2.China Automotive Technology & Research Center, Tianjin 300300,China)

Keywords:Battery management system; Ferromagnetic random access memory; Application design

Abstract:The functions of nonvolatile data storage and real-time clock in ferromagnetic random access memory FM30C256, enhance the reliability of the battery management system. The design of FM30C256’s application in the battery management system was finished, including hardware design and software design. In the hardware design, the FM30C256 peripheral circuit design was completed, main control chip is chosen MC9S12DG128. In software design, the program designs of the data storage and reading, the real-time clock configuration and reading were completed.

收稿日期：2016-01-21

作者簡介：余仕俠(1981—)，男，碩士研究生，工程師，主要研究方向為汽車總布置研究及整車動力匹配設計。E-mail：jacysx@jac.com.cn。

中圖分類號:U461.1

文獻標志碼：A

文章編號：1674-1986(2016)04-021-04