基于Multisim 11.0的簡易數顯頻率計設計

葉文強，程永茂，孫藝軒，張加平

（1.海軍航空工程學院 學員旅，山東 煙臺264001；2.海軍航空工程學院 兵器科學與技術系，山東 煙臺264001）

基于Multisim 11.0的簡易數顯頻率計設計

葉文強1，程永茂2，孫藝軒1，張加平1

（1.海軍航空工程學院 學員旅，山東 煙臺264001；2.海軍航空工程學院 兵器科學與技術系，山東 煙臺264001）

使用直接測頻法設計了一種簡易的數顯頻率計，用于測量常見的正弦波、方波、三角波信號。該數顯頻率計主要包括時間信號電路、計數顯示電路和時序控制電路，并進行了層次化的設計優化。時間信號電路完成輸入信號與時鐘信號的與運算，并把與運算后的脈沖傳遞給計數顯示電路。計數顯示電路完成頻率計的頻率計數以及顯示功能。時序控制電路實現當上升沿或下降沿來臨時觸發脈沖的功能。在Multisim 11.0軟件環境下進行總體電路的設計及調試，仿真結果表明數顯頻率計實現了正常的測量功能，滿足設計要求。

Multisim；頻率計；數字顯示；時序控制；555定時器

數顯頻率計是一種專門對被測信號頻率進行測量的電子測量儀器，主要由3個部分構成：時間電路、計數顯示電路以及時序控制電路。數顯頻率計的測量頻率的方法有很多，按照其工作原理分為無源測頻法、比較法、示波器法和計數法等[1-2]。最基本的工作原理為：在一個測量周期過程中（1秒鐘），被測周期信號在輸入電路中經過放大、整形后形成周期不改變的方波信號，送到與門的一個輸入端。在與門開啟的期間（高電平），測量被測信號的脈沖數，即可得到被測信號的頻率[3-4]。

1 總體設計

數顯頻率計的總體設計圖如圖1所示，設計電路分成3個部分，一為時間信號電路，二為計數顯示電路，三為時序控制電路。其中，時間信號電路由時鐘信號、被測信號、放大整形電路和與門構成，計數顯示電路分為計數顯示部分和LED數碼管，時序控制電路由時序控制單元構成。

工作時，時間信號電路完成輸入信號與時鐘信號的與運算，并把與運算后的脈沖傳遞給計數顯示電路，在時序控制電路的控制下，計數顯示電路顯示頻率結果。時間信號電路的原理是，時鐘信號源產生1秒鐘的高電平計數時間，在這一秒鐘內與門開啟，被測信號經過放大整形電路，形成頻率不變的標準方波信號，通過開啟的與門輸出信號。計數顯示電路及時序控制電路的原理是，計數顯示電路的計數部分累加時間信號電路傳遞的信號脈沖數，當累加結束后，時鐘信號產生低電平，與門關閉，時序控制電路收到時鐘信號的下降沿信號，形成觸發脈沖，觸發脈沖控制計數顯示電路的計數部分把最終累加的數傳遞給顯示部分，并在傳遞完成后把計數部分的累加數清零，顯示部分的LED數碼管把傳遞來的頻率數進行顯示。時鐘信號的高電平再次來臨時，開始下一次的頻率計數。

圖1 數顯頻率計總體設計圖

2 電路組成

2.1 時間信號電路

時間信號電路完成輸入信號與時鐘信號的與運算，并把與運算后的脈沖傳遞給計數顯示電路。時間信號電路分為時鐘信號電路、被測信號電路以及放大整形電路。

1）時鐘信號電路

555與RC組成的多諧振蕩器電路如圖2所示，時鐘電路采用555定時器的多諧振蕩電路，可以直接產生所需要的方波信號。時鐘電路產生信號的高電平持續時間為TH=0.7R1·C，產生的低電平持續時間為TL=0.7·2·R2·C。555定時器的工作需滿足R1、R2＞1 kΩ，和R1+R2＜3.3 MΩ

圖2 主要電路組成

在Multisim軟件環境中的頻率測量過程中，產生的時鐘信號需要有一秒種的高電平時間和盡可能低的低電平時間。也就是說，要求產生的時鐘信號是盡可能接近1 Hz，且占空比盡可能的接近1。在Multisim環境下555定時器的多諧振蕩電路產生的信號占空比最高為0.98，因此，我們最終選用頻率為0.98 Hz，占空比為0.98的時鐘信號。時鐘信號的高電平持續時間為1秒鐘，準確計數一秒鐘內輸入的脈沖個數，從而測量頻率。而低電平持續時間內只需通過時序控制電路把最終計數傳遞給顯示部分，并進行鎖存，在下一次計數前把計數清零即可。低電平持續時間應該盡可能的短，從而提高整體頻率測量的工作提高效率。

2）放大整形電路

過零比較器電路由LM339N芯片組成，該芯片需要一個VSS（直流電源）供電以及一個VEE（負電源）供電，另把負輸入端接地，把正輸入端接輸入信號，可以把輸入的信號轉化一個VPP=10 V偏移為0 V的標準方波。

2.2 計數顯示電路

計數顯示電路完成頻率計的頻率計數以及顯示功能。計數顯示電路分為計數部分和顯示部分，其中計數部分由計數器電路構成，顯示電路由編碼器電路以及鎖存器電路構成。

1）計數器電路

計數顯示電路的通過74LS160D十進制計數器實現計數功能，計數時，將與門送來的脈沖累加，ENP和ENT接高電平，每輸入一個脈沖信號，輸出端累加1，累加到9后，再次輸入脈沖信號時，4位輸出端清零，RCO即進位標志進1后清零。通過進位標志與其他3片74LS160連接，得到四位十進制的計數器[7-8]。

2）鎖存器電路

鎖存器芯片采用74LS244芯片，其原理是當鎖存標志（1G）無效時（高電平），輸出信號即為輸入信號，當鎖存標志轉變為有效時（低電平），把最近的一次輸入信號（In1-In4）鎖存，并在輸出端顯示（K01-K04），之后無論輸入信號如何改變，輸出都不改變[9-11]。在本電路中，鎖存器用于把高電平計數的最終累加值（頻率數）鎖住，并在LED上顯示，當下一次計數累加完成，瞬間放開鎖存開關讀入累加數，并再次把它鎖住。

3）編碼器電路

編碼器芯片使用4511BD編碼器，當BI和LT為高電平時，把輸入4位二進制數（DA-DD）轉換成LED數碼管讀取的7位二進制數（A1-G1）。EL是偽鎖存標志，本電路不使用。

2.3 單穩態時序控制電路

單穩態電路采用SN74121集成芯片如圖2（b）所示，通過電阻及電容的組合，實現當上升沿或下降沿來臨時觸發脈沖的功能。本電路采用兩片SN74121芯片構成時序控制電路，當上升沿或下降沿來臨時，先后觸發兩個脈沖。第一個觸發脈沖控制鎖存組放開鎖存，讀取計數數值后再次鎖存[12-15]。當完成鎖存的脈沖結束，第二個觸發脈沖產生，在鎖存完成后把計數部分的計數清零，使之能夠進行第二次計數。

本電路中，觸發脈沖寬度Tw的計算方式如下：

Tw=0.7RC；R=0.5 KΩ；C=10 μF

所以Tw=0.7RC=0.7·0.5·103·10·10-6=3.5 ms

本單穩態時序控制電路實際使用電容50 nF兩個，電阻0.5 k兩個。

2.4 功能電路的層次化設計

搭建本電路時，由于芯片太多，連線過于復雜，會導致調試工作的順利開展，不利于最終結果的正常顯示。經過多次的測試摸索，本電路采用Multisim自帶的層次化子電路方法，把所需的幾個元件進行合并，大大簡化了電路，并使得電路的修正變得方便。

3 仿真實驗

3.1 總體電路圖

如圖3基于Multisim的簡易數顯頻率計總體電路圖所示。電路總圖中部分元件符號為集成子電路所表示，過零比較器內含有接地針腳和VSS針腳，555信號源為555定時器組成的多諧振蕩電路，計數組為4片74LS160D構成的四位十進制計數器，鎖存組為4片474LS244的組合，編碼組為4片4511BD的組合，單穩態時序控制為兩片74LS121的連接。

圖3中555信號源、過零比較器、函數信號發生器、與門U13構成時間顯示電路，其中函數信號發生器表示被測信號。計數組，鎖存組，編碼組和4片LED數碼管構成計數顯示電路。圖中還有兩個燈泡，用以表示電路工作情況。

圖3 基于Multisim的簡易數顯頻率計總體電路圖

3.2 仿真結果

調試仿真的主要目的是確保電路設計中各芯片、時鐘信號的產生和時序控制電路的正常工作和使用。下面為時序控制電路的仿真結果以及時鐘信號的仿真結果。

1）時序控制電路

時序控制電路仿真結果如圖4（a）所示，圖中的SC1和SC2芯片分別表示圖2（b）中的左右兩個鎖存器芯片電路。當SC1芯片接收到時間信號的下降沿時，產生一個向下凹的脈沖，當SC2芯片接收到SC1芯片的上升沿時產生一個向下凹的脈沖。兩個脈沖是有嚴格的時序的，第一個脈沖完成LED數碼管的顯示和鎖存，第二個脈沖完成計數器的清零。

2）555多諧振蕩電路

圖4 時序控制電路和555多諧振蕩電路仿真結果

時鐘信號是由555定時器組成的多諧振蕩電路，其構成簡單可靠，實際中被廣泛使用。 555定時器多諧振蕩電路脈沖寬度實驗圖如圖4（b）所示。產生的時鐘信號為0.98 Hz、占空比為0.98、VPP=10 V的方波。

555定時器電路提供了時鐘信號，寬脈沖的目的是把更多的時間留給計數，之后在盡量短的低電平時間完成LED數碼管的顯示與鎖存和計數器的清零。

3）仿真結果分析

圖3中展示了方波實驗結果，被測信號為200 Hz，占空比50%，VPP=10 V，偏移為0 V的方波，測量結果為200 Hz，準確完成了測量任務。

正弦波實驗結果如圖 5（a）所示，被測信號為300 Hz，VPP=10 V，偏移0 V的正弦波，測量結果為300 Hz，準確完成了測量任務。

三角波實驗結果如圖 5（b）所示，被測信號為421 Hz，占空比為60%，VPP=10 V，偏移為0 V的三角波，測量結果為420 Hz，在理論誤差范圍內，準確完成了測量任務。

通過對正弦波、三角波和方波的準確測量，可以確定總體電路構成合理，整形電路、顯示電路及其它電路都能完成預期功能，本電路可以實現頻率計測量基本信號頻率的功能。

圖5 數顯頻率計測量仿真結果

4 結 論

本數顯頻率計僅完成了基本的頻率測量功能，適用于常用的正弦波、方波、三角波信號，lED數碼顯示的刷新周期約為一秒鐘，并有兩個小燈泡用以反映頻率計處于計數狀態還是刷新狀態。在計數工作中，只需保證高電平持續時間為一秒鐘的前提下，低電平持續時間可以自由調節。在后續設計中可以通過進一步疊加相同的元器件提升測量頻率的上限并可以對放大整形電路進行進一步的優化擴展，完成更多種類的信號測量。

[1]陳尚松，郭慶，黃新.電子測量與儀器[M]北京:電子工業出版社，2012.

[2]馬敬敏.CMOS傳榆門工作特性的Multisim分析[J].電子設計工程，2014，22（21）:8-12.

[3]李文，黃文，趙全友，等.Multisim仿真的數字邏輯工程素養培養[J].實驗室研究與探索，2014，33（12）:62-64.

[4]任駿原.用Multisim仿真軟件分析觸發器的狀態變化過程[J].實驗科學與技術，2011，9（1）:53-56.

[5]董玉冰.基于M ultisim9.0簡易數字頻率計的設計與仿真[J].長春大學學報，2009，19（6）:6-10.

[6]程建峰.基于Multisim信號產生電路的仿真分析[J].自動化與儀器儀表，2015（4）:205-208.

[7]程秀英，侯衛周.基于NI Multisim 10.1數字邏輯選擇器的虛擬仿真 [J].實驗科學與技術，2015，13（3）:10-14.

[8]熊意強，周旭欣，王玉.基于Multisim的呼吸頻率計的仿真設計[J].科技創新導報，2009，25:43-46.

[9]夏禹.基于單片機的毅字頗率計眾信號成生器[J].電子世界，2012（7）:26-28.

[10]李宏恩.基于Multisim行掃描AFC鎖相環電路仿真設計[J].電子科技，2015，28（5）:105-108.

[11]翁碩.Multisim和Excel在模擬電子線路教學中的應用[J].科技信息，2014（12）:207-208.

[12]王海梅，侯艷紅.基于Multisim的西勒振蕩器設計與仿真[J].電子設計工程，2014，22（24）:141-144.

[13]俞興明.DQPSK調制系統差分編譯碼電路的設計與Multisim仿真[J].電子測量技術，2013，31（4）:59.

[14]于波，呂秀麗，李玉爽.Multisim 11在高頻電子線路教學中的應用 [J].現代電子技術，2011，34（10）:193-195，198.

[15]韋青燕，張天宏.基于Multisim的恒壓型熱線風速測量系統電路仿真分析[J].傳感技術學報，2015，28（4）:462-464.

Simple digital display frequency cymometer design based on Multisim 11.0

YE Wen-qiang1，CHENG Yong-mao2，SUN Yi-xuan1，ZHANG Jia-ping1
（1.Cadet Brigade，Naval Aeronautical and Astronautical University，Yantai 264001，China；2.Department of Ordnance Science and Technology，Naval Aeronautical and Astronautical University，Yantai 264001，China）

The simple digital display frequency cymometer is designed using direct frequency measurement.It is used in the frequency measurement of sinusoidal wave、square wave and triangular wave.The digital frequency cymometer is made up of time signal circuit、counting and display circuit and sequential control circuit.Circuit design is optimized by hierarchical design.The time signal circuit worked on the'and'operation of input signal and clock signal.Then it transfers pulses to the counting and display circuit.The counting and display circuit work on the frequency counting and displaying.The convert from rising or falling edges to temporary trigger pulses is done by the sequential control circuit.The general system design and simulation are completed in Multisim 11.0.Simulation results show that measure frequency function is realized and the performance meet the design requirement.

multisim；cymometer；digital display；time sequence control；555 timer

TN752

：A

：1674－6236（2017）05-0133-05

2016-03-08稿件編號：201603084

葉文強（1995—），男，福建廈門人。研究方向：測控技術與儀器。