基于FPGA的數字化多道脈沖幅度分析器的設計

羅翔, 岳愛忠, 王茂林, 何緒新, 何子忠, 林巖棟

(1.中國石油集團測井有限公司, 陜西 西安 710077;2.中國石油天然氣集團公司測井實驗基地, 陜西 西安 710077)

0 引 言

核測井儀器能譜數據探測[1]處理最為關鍵的多道脈沖幅度分析器,其設計的優劣以及運行效果直接影響最終測試結果。早期的多道脈沖幅度分析器一般采用DSP或者MCU進行設計[2],運行處理速度較慢,并且因其順序處理機制,會造成能譜漏計數。隨著高速模數轉換器和集成處理電路的快速發展,能譜測量分析技術也正在進入高速數字化處理階段。目前,中國也有很多通過高速數字化進行多道分析器的研究,但是因其存在高速處理下配合機制不完善等原因,得到能譜的分辨率、穩定性等方面,與國外處理技術相比還有很大差距。

為了解決上述問題,本文設計了基于FPGA[3]的多道脈沖幅度分析器[4],完整地提出了一種高性能整體設計方案。通過高速ADC對隨機快速的核脈沖信號進行采樣,將數字化后的核脈沖信號進行捕獲、有效信號判斷、峰值判斷,并進行信號幅度分析、數據通訊等處理,各個處理模塊并行運行、交錯處理,從而保證獲取的能譜數據精準無誤、譜形光滑、譜峰明顯,分辨率能夠接近探測器晶體的最佳分辨率。由于數字信號處理具有很強的抗干擾能力和靈活性,使得基于FPGA的數字化多道脈沖幅度分析器能夠很好地應用于測量環境相對惡劣的石油測井行業核測井領域中。

1 核信號特征

在核測井核輻射測量中,需要采用探測器對核輻射射線進行探測,探測器由晶體和光電倍增管組成,晶體一般采用NaI、CsI或者BGO晶體,本文提出的基于FPGA的多道脈沖幅度分析器[5]所應用的自然伽馬能譜測井儀器采用CsI晶體。探測器對核輻射射線進行探測,能夠輸出有效的核脈沖信號,為負脈沖信號,核輻射射線能量的不同,會對應輸出幅度不同的核脈沖信號。探測器之后通常需要采用前置放大器對輸出的核脈沖信號進行濾波放大,然后需要將信號送入主放大電路進一步濾波放大,并且進行信號反向,以便進行多道脈沖幅度分析器信號采樣以及信號處理。在自然伽馬能譜測井儀器中,通過電路濾波放大處理后得到的核信號上升時間不到1.6 μs,信號寬度約6 μs的脈沖信號。

2 系統設計原理

基于上述分析,為了對核探測器輸出的寬度過窄的核脈沖信號進行高速、高效地能譜分析處理[6],提出了一種基于FPGA的多道脈沖幅度分析器。圖1為多道脈沖幅度分析器的系統設計原理框圖。

圖1 多道脈沖幅度分析器原理框圖

核脈沖信號到達后,通過高速ADC采樣將模擬脈沖信號轉換為數字信號[7]并即刻對其進行捕獲,然后立即進行脈沖信號峰值判斷,該多道脈沖幅度分析器對原始脈沖信號進行連續不間斷采樣,并同時進行信號峰值判斷,結果存入緩沖區,并根據每個采樣點判斷結果更新緩沖區數據,在單次信號采樣完成時,即刻得到信號峰值結果數據。對脈沖信號幅度進行分析,在存儲器中對當前脈沖幅度分析數據進行記錄,這樣就完成了對1個脈沖信號的分析處理。

因FPGA其并行處理機制,在上述信號分析處理的同時,繼續進行不間斷采樣,對后續到來的脈沖信號進行同樣的脈沖幅度分析。對于不同幅度的脈沖信號,就對應了存儲中不同的存儲單元,從而對存儲器不同存儲單元的內容進行處理,實現多道處理。

以存儲器的不同地址作為道址,而每個地址單元里的內容就是不同幅度的脈沖信號的計數。以道址作為橫坐標,脈沖信號計數作為縱坐標,則可以得到1張能譜,即實現了多道脈沖幅度分析器。

3 硬件電路設計

根據上述系統原理框架,提出了一種基于FPGA的多道脈沖幅度分析器硬件電路設計方案[8],其主要由ADC高速采樣電路和FPGA信號分析處理電路組成。

3.1 ADC采樣電路

ADC采樣電路采用高速模數轉換器件AD9235進行電路設計,該器件為12 bit高速ADC芯片,最高可以實現4 096道能譜處理,其采樣速度可以達到20 Ms/s,圖2給出了ADC采樣電路的具體設計。

該ADC采樣電路信號輸入端設計為單端輸入,以匹配核脈沖信號,并且信號輸入端加入RC濾波電路,對采樣前的脈沖信號再次進行濾波處理,減小信號上的噪聲干擾。該采樣電路由FPGA提供20 MHz時鐘對其進行時序控制,完成高速采樣,然后根據控制時鐘時序輸出12 bit數字信號送至FPGA進行信號分析處理。該電路還可以由FPGA控制其進行掉電處理,在不需要進行信號采樣時減小電路功耗。采樣電路可以對模擬脈沖信號進行高速采樣,分辨率高,可減少信號丟失,提高信號采樣的準確性。

圖2 ADC采樣電路

3.2 FPGA處理電路

FPGA處理電路為實現多道脈沖幅度分析器最關鍵的部分,采用現場可編程門陣列器件A3P250進行電路設計,該處理器件內部可運行高速時鐘,且內部含有PLL,可方便得到內部各個模塊所需要的不同時鐘,并且內部有大容量RAM模塊,為實現多道脈沖幅度分析器提供基礎。

FPGA處理電路由晶振提供48 MHz高速時鐘,使其能夠對數據進行高速處理,并且由于FPGA的運行機制是并行處理,可以使FPGA內部各個模塊在互不干擾的情況下高速并行運行,處理速度更快。

該FPGA處理電路內部設計了多個處理模塊用于功能實現,采用A3P250內部PLL模塊提供16、20、24 MHz時鐘給內部各個功能模塊,用于時序控制。通過設置內部深度256、寬度16的雙端口RAM模塊用于能譜數據的存儲,各個模塊之間協調處理,完成多道脈沖幅度分析器處理功能的實現。該處理電路內部再設計一個串口模塊用于與外部進行通訊,完成能譜數據的傳輸。

圖3 FPGA處理電路內部處理結構框圖

圖3為FPGA處理電路內部處理結構框圖。其內部通過PLL模塊提供20 MHz的ADC時鐘,對ADC數字信號采集模塊進行時序控制,對外部輸入的12 bit并行數字信號進行捕獲。然后通過信號峰值判斷模塊獲取信號幅度值,隨即通過RAM模塊的控制完成多道幅度分析。各個功能模塊協調處理,同時各自也獨立并行運行,而在另一個并行處理的過程中,通過另一個RAM模塊的控制獲取完成多道脈沖幅度分析后緩存的能譜數據,并且通過串口通訊模塊完成能譜數據發送。

4 軟件數字化設計

基于上述設計的硬件電路,能夠使數字化多道脈沖幅度分析器的主控軟件在FPGA主控器件A3P250中進行功能實現。軟件設計主體包括信號捕獲模塊、信號峰值判斷模塊、有效信號判斷模塊、脈沖幅度分析模塊以及片內RAM存儲器模塊,并且設計串口模塊進行外部串口通訊。

4.1 脈沖信號捕獲及判斷模塊

通過設置FPGA內部PLL模塊產生20 MHz時鐘,并通過端口配置將20 MHz時鐘輸出至高速ADC控制其進行核脈沖信號高速采樣,然后在內部通過該時鐘進行時序控制捕獲從外部高速ADC采樣后回傳的12 bit并行數字信號,完成核脈沖信號數字化捕獲。

脈沖信號峰值判斷模塊中,在脈沖信號時序控制捕獲的同時,通過門檻設置判斷脈沖信號是否到達,如果信號到達并觸發門檻,則即刻對信號幅度變化進行判斷,將判斷結果存入信號峰值緩沖區,并根據每次采樣判斷的結果與信號峰值緩沖區數據進行對比,更新緩沖區數據。在一個完整的脈沖信號結束并反向觸發門檻后,則在信號峰值緩沖區中能夠得到該脈沖信號正確的幅度值。并且在脈沖信號峰值判斷的同時,對當前采樣脈沖信號寬度進行記錄。

該方法直接對原始脈沖信號進行高速數字化采樣并進行判斷處理,不進行峰值保持或者信號變換,數字化后的信號能夠完全還原原始脈沖信號特征信息,從而獲取到真實的脈沖信號峰值等信息,不會因為信號變換可能造成信號畸變失真,而造成獲取到的信號特征信息異常。

在模塊協調處理獲取到脈沖信號峰值后,立即通過信號寬度以及幅度特征進行有效信號的判斷;如果判斷為干擾信號,則放棄該脈沖信號峰值數據,繼續進行后續脈沖信號采樣以及判斷;如果判斷為有效信號,則進行脈沖幅度分析。

4.2 多道脈沖幅度分析及RAM存儲器模塊

為了成功實現數字化多道脈沖幅度分析器,需要在FPGA內部設置關鍵的RAM存儲器模塊。該RAM設置為雙端口RAM,深度設置為256,數據寬度設置為16。雙端口RAM分為A、B端口,都可對該RAM進行讀寫操作,A端口設置為時鐘上升沿觸發,用于RAM寫操作,B端口設置為時鐘下降沿觸發,用于RAM讀操作。在脈沖幅度分析處理模塊中,將該雙端口RAM實例化為2個RAM模塊,一個用于脈沖幅度分析256道能譜數據存儲,而另一個則用于緩沖完成的能譜數據的發送操作。

當脈沖信號捕獲及判斷模塊成功獲取到脈沖信號幅度值并且信號有效,則觸發脈沖幅度分析模塊進行數據處理,通過內部時鐘對2個RAM模塊中當前用于脈沖幅度分析的RAM模塊進行控制,在時鐘下降沿時通過B端口觸發該RAM模塊,查找RAM存儲器中脈沖幅度對應地址,讀取存儲單元數據并進行脈沖計數累加,然后在時鐘上升沿時通過A端口觸發該RAM模塊,在RAM存儲器中相同地址處將累加的數據重新存入存儲單元,從而完成脈沖幅度分析。在一定時間后,RAM存儲器模塊中就能夠得到256道能譜數據。圖4為脈沖幅度分析處理流程。

圖4 脈沖幅度分析處理流程圖

4.3 串口模塊

對于上述分析的脈沖幅度分析模塊,其處理得到的能譜數據需要傳輸至外部其他控制處理電路,因此在FPGA軟件中設計串口模塊,通過時序控制將脈沖幅度分析緩沖于RAM存儲器模塊中的能譜數據通過串口通訊發送至外部。根據圖5中RAM存儲器的設置,通過時鐘對2個實例化的RAM模塊中另一個用于數據通訊的RAM模塊進行控制,在時鐘下降沿時通過B端口觸發該RAM模塊,讀取存儲器中緩沖的能譜數據,并在時鐘上升沿時通過串口模塊內部控制過程完成能譜數據發送。

該串口模塊以及其控制使用的RAM模塊與上述多道脈沖幅度分析所控制的RAM模塊交錯并行處理,該方法可實現多道脈沖幅度分析處理過程與數據通訊過程互不影響,實現脈沖幅度分析無漏計數。

圖5 交錯并行處理原理框圖

圖5為串口模塊與多道脈沖幅度分析模塊交錯并行處理的原理框圖。通過功能控制標志選擇,當多道脈沖幅度分析模塊控制RAMA模塊進行分析處理時,串口模塊則控制RAMB模塊進行完成緩沖的能譜數據的發送。反之,則通過功能控制標志進行交換控制,實現控制處理模塊之間的交錯并行處理。

圖6 自然伽馬能譜測井儀器刻度器測試能譜圖

5 應用效果

本文設計的多道脈沖幅度分析器成功應用于自然伽馬能譜測井儀器等核測井儀器中,將探測器輸出的核脈沖信號高速、高效地進行幅度分析并轉換為能譜數據上傳至地面分析,得到的能譜數據效果完全滿足儀器要求,圖6為自然伽馬能譜測井儀器使用刻度器測試得到的能譜圖。

(1) 得到的能譜譜形光滑,其中自然伽馬能譜所需要的特征峰K峰(1.46 MeV)、U峰(1.76 MeV)以及Th峰(2.62 MeV)明顯,計數率也相應提高;

(2) 整體能譜中各個譜峰分布正確,能量線性準確,K峰(1.46 MeV)保持在105道,U峰(1.76 MeV)對應保持在127道,而Th峰(2.62 MeV)對應保持在188道;

(3) 能譜分辨率也相應提高,K峰(1.46 MeV)分辨率可以達到9.5%。

6 結 論

(1) 設計了基于FPGA的數字化多道脈沖幅度分析器,在FPGA中進行軟件數字化設計實現脈沖信號捕獲、判斷以及脈沖幅度分析與能譜存儲,同時設計了串口模塊進行外部通訊。并且在時序設計上采用交錯并行處理,實現能譜分析無漏計數。

(2) 該數字化多道脈沖幅度分析器采用ADC+FPGA架構,電路設計簡單,可靠性更高, 并且其尺寸可以滿足小直徑核測井儀器要求。其數據處理靈活,可以通過高速時鐘控制完成高速并行處理,得到滿足要求的能譜數據。該多道脈沖幅度分析器主要由數字電路組成,抗干擾能力強,能夠很好地適應石油測井的惡劣環境。

參考文獻:

[1] 張軟玉. 數字化核能譜獲取系統的研究 [D]. 成都: 四川大學, 2006.

[2] 敖奇, 魏義祥, 文向陽. 基于DSP的數字化多道脈沖幅度分析器設計 [J]. 核技術, 2007, 30(6): 532-536.

[3] 周立功. Actel FPGA原理與應用 [Z]. 廣州: 廣州致遠電子有限公司, 2010.

[4] 劉洪斌, 梁福田, 李鋒, 等. 基于無線局域網的多道脈沖幅度分析器 [J]. 核電子學與探測技術, 2014(4): 429-432.

[5] 王彥, 賀康政, 黃松. 基于FPGA的多道脈沖幅度分析器的設計 [J]. 核電子學與探測技術, 2005(4): 416-419.

[6] LIMA J, HERMAN P, GUEDES, et al. A Fast Multichannel-analyzer for Radiation Detection Applications [J]. IEEE Transactions on Instrumentation and Measurement, 2004, 53(2): 378-383.

[7] ROBERT GRZYWACZ. Applications of Digital Pulse Processing in Nuclear Spectroscopy [J]. Nuclear Inst. and Methods in Physics Research, B, 2003, 204(1): 649-659.

[8] 蔡順燕. 數字多道脈沖幅度分析器的硬件電路設計 [J]. 核電子學與探測技術, 2010(3): 354-356, 421.