PXIe總線可重構測試儀器設計

茍銘澤，崔少輝

（陸軍工程大學導彈工程系，河北 石家莊 050003）

PXIe總線可重構測試儀器設計

茍銘澤，崔少輝

（陸軍工程大學導彈工程系，河北 石家莊 050003）

對傳統的通用自動測試系統以及基于現場可編程門陣列的可重構儀器的工作原理和框架結構進行了研究。針對當前傳統通用自動測試系統體積龐大、矩陣開關多、易造成儀器損壞、測試效率低等缺點，以通用自動測試系統和可重構儀器的設計理念為基礎，提出了一種PXIe總線可重構儀器方案。該儀器采用“核心塊+功能塊”的框架結構，以現場可編程門陣列組成的可重配置結構為核心，采用AS配置方式，通過PXIe總線實現測試儀器與PC機的通信，設計了數字萬用表、信號發生器及頻率計等功能模塊。利用SOPC Builder創建Nios II處理器系統，設計了配置選擇器，實現了各個功能模塊的集成、選擇及切換。該儀器有效簡化了系統結構，減小了儀器接口的冗余度以及開關數量，降低了測試成本，提高了測試效率，同時也使得操作更加靈活和方便。

自動測試系統；可重構儀器；PXIe總線；現場可編程門陣列；Nios II處理器

0 引言

傳統的通用自動測試系統（automatic test system，ATS）采用平臺加適配器的共享資源構架。接口適配器和測試流程是專用的［1］，它通過開關系統分配測試通道和資源，在一定程度上實現了測試系統的模塊化，也提高了通用性。但因傳統系統具有大量復雜的信號接口和矩陣開關，使其體積龐大、維護困難，而且存在測試資源競爭、開關延時等問題。Teradyne公司提出了模擬集成子系統［2］，旨在減少矩陣開關數量，使得每路測試通道具有全部功能模塊的測試能力，從而提高儀器集成度和通用性［3］。其核心正是可重構的模擬測試儀器。

本文結合傳統ATS、可重構儀器技術及PXIe總線標準的各自特點，采用“核心塊+功能塊”的多塊框架結構［4］，以Cyclone IV芯片作為可重構核心芯片，以數字萬用表、信號發生器及頻率計為功能模塊，設計了一種可重構PXIe測試儀器。

1 總體設計方案

1.1 FPGA可重構儀器

現場可編程邏輯門陣列（field programmable gatearray，FPGA）具有分時復用自身內部邏輯資源的特點［5］，加之其可以反復編程重配置，使儀器的設計和使用具備了更大的靈活性。

以FPGA為核心的可重構儀器技術，不僅可以減小儀器的體積和功耗，而且可以使儀器的通用性和靈活性得到提高。FPGA已成為測試儀器技術發展的重要方向之一。

1.2 基于PXIe總線的測試儀器設計理念

目前，PXI總線技術已經被多數儀器設備采用，具有通用基礎，但它在帶寬和電氣架構上仍存在短板［6］。為了解決這些問題，提出了PXIe總線。PXIe技術是PCIe在儀器領域的擴展，也是PXI測試總線的進一步發展。其在軟硬件上和PXI完全兼容，帶寬較PXI而言，從 132 MB/s 提高到 6 GB/s［7］，在測試領域有很好的表現。它不僅在帶寬上較PXI有了很大的飛躍，優化了電氣架構上的不足，還可以在插槽上與PXI混合使用，這大大提高了其通用性。

1.3 儀器的硬件框架設計

本文設計的可重構儀器硬件包括重構核心模塊（主要是FPGA）、功能模塊、外圍電路、PXIe接口電路和 PXIe控制器（如計算機）等［8］。

系統總體設計框圖如圖1所示。

圖1 系統總體設計框圖Fig.1 Overall design of the system

重構核心模塊中的控制單元使用Nios II嵌入式處理器。該處理器不但可以節約電路板面積，而且具有很強的兼容性和極大的靈活性。

使用Cyclone IV FPGA芯片作為邏輯控制的主控器件，它負責完成儀器功能邏輯的集成、對功能模塊的控制與數據傳輸，以及通過Avalon總線與控制單元Nios II的通信。

功能模塊由信號發生器、數字萬用表、頻率計等主要功能硬件電路和一些相應的外圍電路（A/D、D/A、信號調理電路、同步電路等）構成。它們的作用是在功能邏輯的控制下實現相應的儀器測試功能。

PXIe接口電路以及PXIe控制器使用已有的PXIe機箱和計算機即可。它們主要的功能就是完成總線通信、數據傳輸以及人機界面交互。

2 重構文件在FPGA的配置方式

FPGA具有可多次反復編程的特點，可重構技術正是以此為基礎，使FPGA內部的邏輯資源以時分復用的方式重新加載配置信息來改變系統邏輯，從而實現電路功能模塊的功能。重構文件在FPGA的配置方式關系到重構的效率和性能。

Altera公司的Cyclone系列FPGA配置方式除了聯合測試行動組（joint test action group，JTAG）方式外，根據配置文件時的主被動關系和配置數據的位寬，還有主動串行（active serial，AS）、被動串行（passive serial，PS）、主動并行（active parallel，AP）、快速被動并行（fast passive parallel，FPP）等方式。本文在AS方式下用可擦除可編程配置存儲器（erasable programmable configurable serial，EPCS）對FPGA進行文件的配置。在這種配置方式下，FPGA作為主控芯片，通過發送信號從EPCS中讀取配置文件，而且其內部的晶振可提供時鐘，所以不再需要額外搭建配置時鐘電路，從而節約了電路板面積。

EPCS所需要的時鐘信號由FPGA的DCLK口提供；其片選信號由NCSO口發送給nCS口，當其電平為低時有效；數據輸出、地址和讀寫指令的接收由ASDO口負責控制；EPCS的DATA信號經由DATA0口將配置文件數據傳輸給FPGA。當EPCS在向FPGA傳輸配置文件數據時，在一個時鐘周期內，傳輸1 bit的文件數據。

當FPGA讀取存儲在EPCS中的數據時，nCS口被拉低，選中EPCS。然后FPGA通過DCLK口的前8個時鐘脈沖，向EPCS的ASDI口輸入讀操作碼b0000 0011［9］；之后輸入 3 B 的地址（A［23：0］）。每個地址位在時鐘脈沖上升沿有效。地址輸入完畢后，所選地址中存儲單元的內容由DATA引腳串行輸出（最高位在前）至FPGA。

3 可重構的實現

根據在進行重構時FPGA是否處于運行狀態，可重構可以分為動態可重構和靜態可重構。本文選用的是動態可重構技術，即當FPGA在運行時對其進行重構文件的配置。

為了能夠順利快捷地實現可重構，方便用戶通過PC機界面快捷地選擇、加載以及運行不同的功能模塊，本文利用SOPC Builder設計了一個配置選擇器?？芍貥媰x器的功能電路是通用化的設計，因此實現儀器可重構功能的關鍵是FPGA的重配置，也就是配置選擇器SOPC系統的實現。它的運行過程是：上電后配置功能選擇器率先運行，掃描存儲在EPCS中的功能模塊程序，用戶通過上位機或者按鍵選擇某一功能模塊后，選擇器控制FPGA的引腳，輸出對EPCS的操作碼、地址等信息，讀取相應的硬件配置文件和軟件。配置選擇器原理如圖2所示。

圖2 配置選擇器原理圖Fig.2 Schematic diagram of the configuration selector

EPCS Serial Flash Controller IP核允許Nios II訪問EPCS，再加上Nios II IDE中HAL系統庫的驅動程序，用戶就可以使用HAL API來對EPCS進行讀和寫。該IP核可以使Nios II系統把主程序代碼存入EPCS。

SOPC Builder可以根據用戶的不同需求，靈活、方便地定制Nios II處理器。Alteral還為用戶提供了大量的IP核，不僅提高了外設的性能，也使得開發速度和效率有了很大提升。除此之外，用戶可以自己使用Verilog定制IP核或使用第三方提供的IP核。

利用SOPC Builder對配置選擇器所需的IP資源進行配置和添加，并通過Avalon Switch Fabric總線互連起來。通過“Auto-Assign Base Address”為每個組件分配基地址，通過“Auto-Assign IRQ”為可以產生中斷的從設備分配中斷優先級。最終的配置功能用于對系統各組件的地址空間與中斷進行安排。

4 功能配置選擇器軟件的設計

配置選擇器軟件流程如圖3所示。

圖3 配置選擇器軟件流程圖Fig.3 Software flowchart of configuration selector

前文介紹了配置選擇器硬件系統的搭建，在此基礎上，還需要進行軟件的設計。Nios II IDE是Nios II處理器的基本軟件開發工具，它在Nios II軟核內編寫C程序控制系統的運行［10］。在本文中，Nios II系統的主要任務就是進行可重構的配置選擇，其中包括了接收上位機發出的選擇控制指令、切換及運行各儀器功能模塊。當用戶在上位機界面選擇了某一功能后，Nios II系統就會調用HAL庫中相應的硬件驅動，以實現對硬件的控制。

5 結束語

本文在借鑒通用ATS和FPGA可重構技術的基礎上，設計了一種基于FPGA的PXIe總線可重構測試儀器方案。本方案中，FPGA重構文件的配置方式采用AS模式，重構系統的運行由Nios II處理器進行控制，并在其中構建了配置選擇器來選擇重構文件進行配置。PXIe總線進行數據通信，它具有良好的傳輸性能和較強的通用性。該方案較傳統ATS而言，簡化了儀器結構，減小了儀器體積和矩陣開關的數量；在集成度、通用性和靈活性方面也有了較大提高。

［1］劉森.ATE可重構儀器資源研制［D］.哈爾濱：哈爾濱工業大學，2013.

［2］武艷，周越文，陳希林.Ai7技術及其產品Ai710模塊應用研究［J］.微計算機信息（測控自動化），2007，23（1）：114-116.

［3］李世斌.端子功能可配置ATE儀器資源模塊研制［D］.哈爾濱：哈爾濱工業大學，2015.

［4］趙慶隆，于勁松，劉浩，等.基于多核ARM的可重構LXI測試設備設計［J］.測控技術，2016，35（7）：43-47

［5］彭超.PXI可重構串行通信模塊研制［D］.哈爾濱：哈爾濱工業大學，2013.

［6］邵鄂.基于PXIe的大容量數據采集模塊硬件設計［D］.成都：電子科技大學，2014.

［7］徐聰.PXI Express接口套件開發［D］.哈爾濱：哈爾濱工業大學，2011.

［8］ 劉浩，于勁松，周振彪，等.LXI儀器的通用平臺研究［J］.電子測量與儀器學報，2012，26（2）：95-100

［9］李蘭英，崔永利，李霄燕，等.Nios II嵌入式軟核SOPC設計原理及應用［M］.北京：北京航空航天大學出版社，2006：313-324.

［10］郝建國，倪德克，鄭燕.基于Nios II內核的FPGA電路系統設計［M］.北京：電子工業出版社，2010：81-90.

Design of the PXIe Bus Reconfigurable Test Instrument

GOU Mingze，CUI Shaohui
（Missile Engineering Department，PLA Army Engineering University，Shijiazhuang 050003，China）

The operational principles and frame structures of traditional automatic test systems and FPGA-based reconfigurable instruments are researched.To solve the shortcomings of currently common used automatic test systems，such as the huge volume，large amount of matrix switches，easily occurred short circuit and low test efficiency，on the basis of the concept of the general automatic test system and reconfigurable instrument，a scheme of the reconfigurable instrumen based on PXIe bus standard is proposed.In the instrument，the “core module+function module”structure is used，with the reconfigurable structure consisting of field programmable gate array as the core，and the AS configuration mode is adopted;the communication between instrument and PC is realized by PXIe bus.In addition，some functional modules are designed，such as the DMM，signal generator and the frequency meter，etc.A Nios II processor system is built by SOPC Builder to integrate these functional modules，and a configuration selector is designed to achieve the integration，selection and switchover of various function modules.This instrument effectively simplifies the system structure，reduces the redundancy of interfaces and the number of switches，as well as improves the test efficiency，decreases the test cost and offers more flexible operation.

Automatic test system；Reconfigurable instrument；PXIe bus；Field programmable gate array；Nios II processor

TH70；TP216

A

10.16086／j.cnki.issn1000-0380.201711017

修改稿收到日期：2017-04-12

茍銘澤（1992—），男，在讀碩士研究生，主要從事裝備測試技術及儀器方向的研究。E-mail：goumingze@163.com。崔少輝(通信作者)，男，博士，教授，博士生導師，主要從事自動測試技術方向的研究。E-mail：cuish@163.com。