一種用于DC-DC開關穩壓器的鋸齒波振蕩器設計

范少川，高 博，龔 敏，王洪全

（1.四川省微電子技術重點實驗室，成都 610064；2.成都華微電子科技有限公司，成都 610000）

1 引言

電子設備性能的提升要求其內部的電源管理模塊能夠有更高的效率、更小的體積以及更低的功耗[1～3]。DC-DC開關電源芯片是常用的電源管理模塊之一，一款DC-DC開關電源芯片主要由誤差放大器、鋸齒波振蕩器、比較器、驅動、功率開關和濾波器構成。鋸齒波振蕩器是其中一個重要的單元，其產生的鋸齒波信號與誤差放大器的輸出比較產生PWM波來控制開關。如果鋸齒波信號有一個大的下降時間，將會使得比較器輸出的PWM波產生抖動，影響占空比的精度，使得電源芯片的輸出出現誤差，在高頻應用中這個誤差還會進一步加大[4,5]。

本文提出的結構通過將兩個交替產生的三角波信號疊加的方式生成鋸齒波，能夠顯著減小鋸齒波信號的下降時間，得到了一種高精度的鋸齒波振蕩器。

2 傳統鋸齒波振蕩器

如圖1所示為一個常規的鋸齒波振蕩器，通過一恒流源對電容充電，然后用一個開關使電容快速放電，就可以產生一個鋸齒波信號[6～8]。假設初始狀態下輸出電壓Vout=0，則比較器COM1的輸出為高，比較器COM2的輸出為低，可以得到RS觸發器的輸出Q為高、Q為低，使得開關S1閉合、S2關斷，恒流源I0開始給電容C0充電，輸出電壓Vout隨時間線性增大，可表示為：

當Vout增大到VH時，則比較器COM1的輸出為高，比較器COM2的輸出為低，從而RS觸發器發生翻轉，輸出Q為低、Q為1，使得開關S2閉合、S1關斷，恒流源停止充電，電容C0開始放電，輸出Vout隨之減小。

當輸出電壓Vout減小至VL時，比較器COM1的輸出為低，比較器COM2的輸出為高，可以得到RS觸發器的輸出Q為高、Q為低，使得開關S1閉合、S2關斷，開始新一輪的充放電過程[9]。

圖1 傳統的鋸齒波振蕩器

對于常用的采用恒流源技術的鋸齒波振蕩器，其產生的鋸齒波信號的下降沿不是由高電位立即跳變為低電位，而是會有一個大的下降延遲，這是因為電容放電需要一定的時間。這個時間由兩部分構成，一個是由于電容放電通路上的導通電阻以及寄生電阻產生的RC延時；另一個是由于比較器和觸發器電路響應時間帶來的延遲，同時這個比較器和觸發器電路響應時間帶來的延遲會使得產生的鋸齒波信號沒有立即上升或下降，產生向上和向下的過沖，這個下降沿將會造成后級的PWM比較器輸出方波產生抖動，使得最終輸出產生誤差。

3 本文設計

為解決上述問題，本文提出了一種新的結構，如圖2所示。采用電流交替給兩個電容充電產生兩個互補的三角波信號，首先鋸齒波輸出跟蹤電容C1的充電過程得到一個隨時間線性變化的電壓信號，當電容C1充電完成將要開始放電時，通過控制開關的導通立即給另一個電容C2充電，同時讓鋸齒波輸出跟隨電容C2的電壓變化，此時輸出信號陡落至電容C2的初始電壓隨即線性上升，這樣輸出信號就避開了電容的放電下降過程，始終跟隨電容充電上升過程，而沒有放電的過程。本文提出的鋸齒波信號仍然有一個微小的下降時間，該下降時間主要由觸發器和比較器的響應時間構成，而沒有RC延時，與常規鋸齒波振蕩器相比下降時間大大降低。同時本文通過一定的補償有效抑制了鋸齒波的過沖，得到了一個較理想的鋸齒波信號，其充放電過程如圖3所示。

圖2 本文提出的鋸齒波振蕩器

圖3 鋸齒波振蕩器時序圖

設電容C1充電時間為T1，電容C3充電時間為T2，鋸齒波信號的周期T由T1與T2構成，可分別表示為：

其中ΔV為比較器翻轉電壓VH與充電啟始電壓VL的差值。

通過比較器COM2，對鋸齒波信號的上限電壓VMAX進行了一個補償，即當VC1上升至翻轉電壓VH時開關S2沒有立即關斷，使得電流源I1繼續給C1充電了一段時間T2，T2即為電容C3的充電時間，上限電壓VMAX可表示為：

其中VX為補償電壓，鋸齒波的峰峰值Vpp為：

其中VMIN等于充電啟始電壓VL。

假設 t1時刻 S2、S4、S5、S7閉合，如圖 4 所示，恒流源I1開始給電容C1充電，輸出電壓Vout隨著VC1線性變化，電容C2上的電壓為VL。

圖4 鋸齒波振蕩器充電過程

在t2時刻，Vout不斷增加到等于VH，比較器COM1翻轉輸出高使得S10打開，I2開始給電容C3充電。

在t3時刻，C3電壓VC3由于電流充電上升到VH，比較器COM2翻轉由0跳變為1送給D觸發器的時鐘 clk，從而使得 RS 觸發器的輸出翻轉，S2、S4、S5、S7斷開同時 S1、S3、S6、S8閉合。如圖 5 所示，此時 C1充電完成開始放電，恒流源I1轉而給C2充電，輸出Vout等于VC2。

圖5 鋸齒波振蕩器放電過程

在 t4時刻，C1、C3放電完成，其電壓等于 VL；t5時刻，VC2上升到VH，COM1輸出高使得C3開始充電；t5時刻，VC3上升到VH，COM2輸出高，使得RS觸發器輸出翻轉，開始新一輪充放電過程。

4 仿真

本文采用了X-Fab XT06(0.6 μm Modular Trench SOI CMOS)工藝以及Candence spetre仿真工具對所設計鋸齒波振蕩器的性能特性進行了驗證，參數設置如下：Vdd=2.8 V，I1=5.6 μA，I2=14 μA，C1=C2=16 pF，C3=2 pF，VH=1.725 V，鋸齒波振蕩器的頻率為 350 kHz，即周期為2.857 μs，斜坡峰值VMAX為1.75 V，谷值VMIN為0.75 V，峰峰值Vpp為1 V。

如圖6所示為電容電壓VC1和VC2的仿真結果，即常規鋸齒波信號的波形，仿真結果顯示其最大值VMAX為1.748 V，最小值VMIN為0.693 V，峰峰值Vpp為1.055 V，與理想值1 V相比誤差5.5%，其上升時間3.066 μs，下降時間為 280 ns。

圖6 電容電壓VC1和VC2仿真結果

圖7 所示為本文鋸齒波振蕩器的輸出波形仿真結果，仿真結果顯示其最大值VMAX為1.750 V，最小值VMIN為0.755 V，峰峰值Vpp為0.995 V，與理想值1 V相比誤差0.5%，上升時間為2.854 μs，下降時間為9 ns。圖8為一款DC-DC電源管理芯片中的振蕩器模塊版圖，由于本文結構與常規振蕩器相比只是增加了幾個數字邏輯單元和開關，所以模塊面積沒有大的改變。

圖7 鋸齒波輸出仿真結果

本文提出的電路結構能夠很好地消除鋸齒波信號的下降時間和下降沿過沖，減小了幅值誤差和振蕩頻率誤差，得到一個理想的具有陡峭下降沿的鋸齒波信號。由上述仿真結果可知，在相同周期下（2.85 μs）常規振蕩器的下降時間為280 ns，而本文結構的下降時間為9 ns。

圖8 本文振蕩器版圖

5 結論

基于恒流源技術設計了一種高精度具有陡峭下降沿的鋸齒波振蕩器，本文提出的結構通過將兩個互補三角波信號交替生成鋸齒波的方式，得到了一種高精度的能夠顯著減小鋸齒波信號下降時間的鋸齒波振蕩器，并基于X-Fab XT06(0.6 μm Modular Trench SOI CMOS)工藝以及Candence spetre仿真工具對所設計的電路進行了仿真驗證。在2.8 V電源電壓及27℃條件下，電路獲得了振蕩頻率為350.39 kHz（周期2.854 μs）的鋸齒波信號，其下降時間為9 ns。

[1]李卓,岳素格,莫艷圖,宋奎鑫,初飛.一種用于開關電源的多模式振蕩器[J].微電子學,2017,47(03):375-378.[2017-08-28].DOI:10.13911/j.cnki.1004-3365.2017.03.019

[2]C Jansson,K Chen,C Svensson.Linear,polynomial and exponential ramp generators with automatic slope adjustment[J].IEEE Transactions on Circuits and Systems I:Fundamental Theory and Applications,1994,41(2):181-185.

[3]Nobukazu Takai,Yukihiro Fujimura.Sawtooth generator using two triangular waves[C].2008 51stMidwest Symposium on Circuits and Systems,Knoxville,TN,2008:706-709.

[4]周前能,王黎,李紅娟,李琪,張美佳.適用于DC-DC開關電源的鋸齒波振蕩器設計[J].重慶郵電大學學報(自然科學版),2013,25(04):432-435,439.

[5]茍靜,馮全源.高精度振蕩器及峰值固定斜坡補償電路設計[J].微電子學,2014,44(01):69-73.

[6]Nobukazu Takai,Yukihiro Fujimura.Sawtooth generator using two triangular waves[C].2008 51stMidwest Symposium on Circuits and Systems,Knoxville,TN,2008:706-709.

[7]J Wittmann,B Wicht.A configurable sawtooth based PWM generator with 2 ns on-time for＞50 MHz DCDC converters[C].2015 11thConference on Ph D Research in Microelectronics and Electronics(PRIME),Glasgow,2015:41-44.

[8]N Takai,Y Fujimura.Compensation method of amplitude error in sawtooth wave generator[C].2007 18thEuropean Conference on Circuit Theory and Design,Seville,2007:128-131.

[9]S L J Gierkink,E van Tuij.A coupled sawtooth oscillator combining low jitter with high control linearity[J].IEEE Journal of Solid-State Circuits,2002,37(6):702-710.