結合計算機系統能力培養競賽推動系統類課程群建設

李東勤，徐勇，常郝，陳曉玲

（安徽財經大學管理科學與工程學院，蚌埠 233030）

0 引言

人類已經進入了以移動互聯、云計算、大數據和物聯網為代表的第三代信息化浪潮時代。隨著這些新技術的快速發展和廣泛應用，計算機系統應用呈現出新的特征，形成了嵌入式計算系統、移動計算系統、并行計算系統和基于服務的計算系統等四種新型的計算系統。新形勢下對計算機專業的人才培養也提出了更高的要求，需要計算機專業人才更加深入掌握計算機內部的設計原理和工作機制，具備更深、更廣的系統設計、實現和應用能力，即具備計算機系統能力。如何培養具備系統能力的計算機專業人才，如何能讓我們的學生在掌握計算機系統內部設計思想和工作原理的基礎上，具備設計、開發和調試以計算技術為核心的應用系統能力[1-3]。在2010年教育部高等學校計算機類專業教學指導委員會成立“計算機類專業系統能力培養研究組”，2015至2016年、2017年、2018年教指委分別批準成立第一、二、三批高等院校系統能力培養示范院校和試點院校，安徽財經大學于2018年入選第三批試點校。

為落實教指委的計算機系統能力培養計劃，安徽省系統能力培養工作組在2017年4月23日舉辦的“安徽省高校計算機系統能力培養專題研討會”上確定“以比賽作為推手，來推進FPGA在高校系統類課程的逐步應用”，并于同年11月在合肥工業大學舉辦安徽省第一屆計算機系統能力培養競賽。到目前為止，該比賽已經連續舉辦兩屆，大賽以學科競賽推動專業建設、培養大學生創新能力為目標，選拔未來我國計算機系統的設計、分析、優化與應用人才，激發學生的創新實踐能力與團隊協作精神。通過比賽來進一步推動高校計算機等相關專業教學改革，為高質量專業人才搭建交流、展示、合作的平臺，助力產學研，對大學生計算機系統能力的培養產生積極的影響。

筆者通過組織和指導學生參加兩屆安徽省計算機系統能力培養競賽，認真反思了我校計算機專業硬件類課程教學，結合我校計算機專業的實際情況以及計算機系統能力培養的需求，提出了建設相關課程群的改革思路。

1 目前我校計算機專業課程教學存在的問題

計算機系統能力培養競賽更加注重培養學生的綜合設計和創新能力，是對學生知識的綜合考核。這就要求我們的課程教學要結合時代的需求，體現計算機的系統性和完整性。但我校計算機專業在相關課程教學和實踐操作中還存在諸多問題。

1.1 課程教學缺乏足夠的系統性

我校計算機系統類相關課程主要包括：數字電子技術、微機原理與接口技術、計算機組成原理、編譯原理、操作系統等，期望通過開設這些課程幫助我們的學生建立起完整的計算機系統的知識結構和框架。然而學完這些課程，學生對各子系統之間的相互關系和彼此作用還是了解不夠深刻，也搞不清楚各子系統之間的銜接機制，缺乏完整性和系統性。

究其原因，目前我們的教學仍然以讓學生了解知識為目標，而非以系統設計為目標。雖然我們也重視了課程體系建設，但各課程之間的銜接和關聯考慮不夠。教學內容上，各門課程都是獨立規劃、獨立教學的，極易造成同一個知識點在相關課程中的重復講解。同時，各課程之間的知識點缺乏前后銜接和有效整合，造成課程之間銜接關系的脫節，更是難以形成完整的計算機系統知識體系。另外，在教學方法上，各課程多以分析式教學方法偏多，更加注重基本原理的講解，缺乏對完整計算機系統較為全面的闡述，其結果是學生掌握了基本概念和原理，卻難以轉化為設計完整計算機系統的基本能力。

1.2 實踐教學環節存在的不足

目前安徽省計算機系統能力培養競賽題目涉及的課程主要包括數字邏輯和計算機組成原理，其題目內容主要是組合邏輯電路、時序邏輯電路以及CPU的設計，就是實現從邏輯門到CPU的過程。通過組織和指導學生參加比賽，我們發現在計算機系統能力培養成為目前國內外計算機教育的新動向的大背景下，我校計算機專業實踐教學仍然存在諸多不足，無法適應時代的需求。

首先，我們的實驗目標是以課程為單位的，就是每門課程設置了各自的實驗教學目標，實驗內容也是以完成該課程的教學目標為目的，缺乏系統級的統一規劃，這樣就使得學生很難建立系統觀。各門實驗課程的實驗成果也是獨立，沒有考慮過將這些實驗成果進行有效的集成，形成規模更大的系統。因此，學生很難真正從完整系統的角度去理解計算機，在他們眼里是只見樹木，不見森林。在對參賽學生的指導過程中，我們還發現，在建立各個功能部件連接過程中，就是自己畫數據通路圖時，學生感覺難度很大。究其原因，我們平時的實驗主要是對各個功能部件的驗證性實驗，可以幫助學生理解系統運行的基本原理和工作機制，但缺乏對復雜系統的綜合設計性實驗，使學生無法面對復雜系統中存在的較為深刻的問題以及各個子系統之間的銜接機制。同時，我們學校計算機專業硬件類實驗課程，像數字電子技術、計算機組成原理、微機原理與接口技術等，都是使用各自的實驗箱，獨立的實驗平臺無法建立課程間的任何聯系和融合。

2 以競賽為抓手推動系統類課程群建設

為了彌補我校計算機專業系統類課程在實際教學中存在的不足，提升我校計算機專業學生系統能力，結合教指委對計算機系統能力培養的相關要求，對我校計算機專業課程體系進行改革，以設計完整的計算機系統為總體目標，逐步建立推進式、循序漸進的計算機系統類課程群。依據改革目標和我校計算機專業的實際情況，首先選擇數字邏輯、計算機組成原理、微機原理與接口技術、操作系統、編譯原理等五門核心課程，組建為我校計算機系統類課程群，具體課程群組成及其相互關系如圖1所示。

圖1 計算機系統類課程群組成及其關系

2.1 實現教學內容和教學方法的統一規劃

根據教指委提出的以系統發展觀為主線的改革思想，認真研究我校上述五門核心課程的教學內容，查找各課程知識點和教學內容的不足，注重各課程知識點之間的有效銜接，同時避免知識點的重復講述，強調課程內涵，強化各課程的理論基礎和實踐基礎，確保各課程教學內容和實踐項目真正服務于頂層總目標，強化核心功能模塊設計。

首先，在數字邏輯課程中，重點講解組合邏輯電路、時序邏輯電路以及狀態機的時序邏輯設計。在后續的計算機組成原理中，重點講解MIPS指令系統；基于簡單MIPS指令集單周期微處理器的具體實現方法，講解單周期和流水方式的硬布線控制器和微程序控制器；講解中斷機制，可實現中斷請求、中斷響應和中斷服務及中斷返回等功能；講解存儲器原理和Cache機制，實現虛存管理機制。在微機原理與接口技術課程中，重點講解接口和匯編程序、標準總線、接口低層驅動程序，提供各類外部設備接口、中斷接口、存儲器接口。在操作系統課程中，以MIPS32指令集作為操作系統的目標平臺；強調操作系統原理、操作系統的核心算法。在編譯原理中以MIPS32指令集作為編譯器的目標平臺，強調編譯技術與計算機系統整機的關聯。

在基本理順各課程教學內容和目標的基礎上，在具體教學過程中要不斷改進教學方法和教學手段。注重基本原理講解的同時，要逐步強化工程化實現方法的訓練，為復雜系統的設計和實現奠定基礎，力求學生在系統原理和工程實現方法兩方面均有收獲。工程方法可能不是最優的，但應該是簡單且有效的，可以讓學生一步步達到實踐目標。

2.2 實現系統類課程群實踐教學一體化設計

實踐可以說是內容最豐厚的教科書，也是能力培養最好的課堂。計算機系統能力培養中，實踐起著至關重要的作用。同時，系統能力培養目標中更加強調的是系統級的設計，就是強調實踐應具有一定的規模性和復雜度[4-9]。我校目前的硬件類課程實踐體系中實驗目標、實驗內容及實驗平臺等均是以課程為獨立單位設計的，缺乏一體化設計，加之原有課程結構不夠完整，因此多門課程的實驗成果也不能融合成為完整的計算機系統，進而無法幫助學生建立計算機整機概念。

改革之初，我們在第四學期數字邏輯實踐課程中，首先拋棄原先的以插線為主的實驗箱教學模式，選擇Logisim。Logisim作為一款用于設計和仿真數字邏輯電路的教學仿真工具，其界面簡單、電路仿真直觀，同時可以克服原先實驗箱龐大、實驗場所和時間固定的缺陷。Logisim虛擬仿真實驗最大的特點就是可以使學生重在設計，調試相對容易，教師指導起來也方便容易，對于學生的設計結果驗收也比較容易，不需要任何其他成本，實驗不受場地和時間的限制，學生隨時可以進行實驗，同時學生之間也很難互相抄襲。因為實驗課時有限，因此我們要求學生通過自學熟悉Logisim環境，然后在實驗課堂上利用Logisim實現簡單的數字邏輯電路，包括編碼器、譯碼器、多路選擇器、加法器、比較器等組合邏輯電路以及寄存器、計數器和狀態機。通過設計和仿真，讓學生對數字邏輯電路的設計思想有很清晰的認識。接下來要求學生在暑假期間，自學Verilog語言。Verilog語言創始于1984年，由Gateway設計自動化公司開發（被Cadence收購），于1995年被IEEE確定為標準硬件描述語言（IEEE 1364-1995/Ver?ilog-95），它與C語言編程風格相似，最大的特點就是學習難度相對較低，易于上手。該語言對門級開關電路描述強，同時System Verilog的發布增強了系統級描述的能力。Verilog語言既是一種行為描述的語言，也是一種結構描述的語言；它既可以用電路的功能描述也可以用元器件和它們之間的連接來建立所設計電路的Verilog HDL模型。Verilog模型可以是實際電路的不同級別的抽象。同時，要求學生自行熟悉Vivado環境，將所有數字邏輯電路通過Verilog語言進行描述，通過Vivado環境，在FPGA開發平臺上進行結果驗證，實現軟硬件之間的融合。有了邏輯門和語言環境基礎后，在接下來的第五學期，我們開設計算機組成原理課程，擬安排漢字編碼實驗、CRC校驗碼設計實驗、可控加減法設計實驗、ALU設計實驗、存儲器實驗、Cache硬件設計實驗、MIPS單周期處理器設計實驗（8條指令）、MIPS多周期處理器設計實驗（硬布線控制器設計、微程序控制器設計）。要求學生首先在Logisim上實現，這個相對比較容易。當學生理解其基本原理和思想后，通過Verilog語言進行描述，在Vivado環境中實現，同時通過FPGA開發平臺進行結果驗證。在接下來的寒假時間中，我們計劃安排綜合課程設計，用兩周的時間要求學生實現流水CPU，將前面的單周期修改為五段流水，包括取指令、譯碼、執行、訪存和寫回，考慮分支相關和數據相關。通過兩個學期的實驗以及綜合的課程設計，使學生能夠真正掌握和理解計算機的設計思想和工作原理，實現從邏輯門到CPU。同時將實驗成果延伸到后續課程操作系統實驗和編譯原理實驗中，最終實現我校計算機系統類課程群的實踐教學目標即設計實現一個CPU、一個操作系統、一個編譯器，實現一個基本的完整計算機系統。

3 結語

通過參加安徽省計算機系統能力培養競賽，看到了我校計算機專業課程體系在教學和實踐方面存在的不足，并提出了整改措施，真正做到了以賽促學，以賽促教的目的。在推進計算機系統類課程群的建設過程中，我們注重圍繞頂層總體目標，即實現一個完整的計算機系統，重構各課程的知識體系，重實踐強系統，構造逐步推進式實驗體系，實現系統能力的逐步培養。我校目前存在教師系統能力不足、學生缺乏系統級工程訓練、軟硬件失衡等諸多客觀問題，因此計算機系統能力的培養是一個長期的過程，不可能一蹴而就的，還有很漫長的路要走。我們需要通過FPGA、EDA專題培訓，提升硬件系統設計、工程實踐能力；利用工程觀、系統觀豐富教學設計，充實教學內容；建立課程群建設小組，統一教學與實踐指導。