磁隔離柵驅動的電流雙極調制和數字濾波解調技術研究

卜寧

摘？要：提出了一種適用于磁隔離柵驅動的電流雙極調制和數字濾波解調技術，該技術以電流模式作為柵驅動在信號傳輸過程中的主要工作模式，使磁隔離線圈由重載變為輕載并降低信號驅動功耗；在信號檢測方面，通過電平位移產生一對高電平互補信號，并在后續解調中使用數字邏輯電路濾除共模噪聲，并以不同平臺為主進行多次混合仿真，以改善磁隔離變壓器模型與外圍電路的匹配問題。最后，將信號的最大驅動電流減小到19 mA，通過數字濾波解調技術實現了50 kV/μs的共模噪聲抑制能力，并實現了與脈沖極性編碼傳輸方案相同級別的傳輸延遲（7.1 ns）。

關鍵詞：磁隔離柵驅動；雙極調制；共模噪聲抑制

0 引言

基于片上變壓器的隔離式柵極驅動器已有廣泛研究。然而，由于變壓器線圈的驅動問題，難以同時實現磁隔離柵驅動的低功耗和高共模噪聲抑制能力（CMR），也限制了傳輸延遲的進一步優化。圖1為磁隔離柵極驅動器的結構框圖，其中PWM信號經過調制后由初級驅動模塊（Drv）驅動變壓器初級線圈，并在次級線圈上感應出待解調信號V2。一種差分結構的片上變壓器模型見圖2，由于在集成中工藝和尺寸的限制，其通帶頻率的低頻點一般需達到100 MHz，因此在工作頻帶內變壓器的增益難以超過-3 dB，其電感也在100 nH左右[1]。初級調制信號V1需有足夠驅動能力以在有限的增益下使待解調信號V2的幅值能夠被檢測，這種情況下的峰值驅動電流將超過60 mA以上[2]，同時有限的dI/dt也限制了電路延遲的減小。另一方面，不同的信號調制方式也將以通頻帶不同的方式影響變壓器模型的設計，而當應用幅度調制時，電路功耗的增加換取了高的共模噪聲抑制能力。

針對共模噪聲抑制能力的進一步提升，已有多種方案：信號和噪聲的不同傳輸路徑，可提供磁隔離柵驅動（隔離器）的噪聲分離和抑制思路。文獻[3]通過分析隔離器接收器側線圈上電壓偏移的噪聲和信號頻譜特征，利用高通濾波器和電壓閾值來改善CMR；此外，還可通過時域的方法對噪聲進行抑制。文獻[4]引入2個次級線圈，分別將兩線圈的同名端和異名端作為高側柵極控制信號輸入和浮動地，這樣通過次級線圈的交叉配置可將有用的差模信號加倍，抵消無用的共模噪聲信號，以此來抑制隔離器的噪聲；文獻[5]另辟蹊徑，以數字的方式改善隔離器的信噪比。其將隔離器的噪聲考慮為柵極控制信號的信號抖動，該抖動信號通過隨機改變信號轉換的時間瞬間而將相當大的寬帶噪聲引入隔離器的輸出?；诖朔N分析，文獻在傳統隔離器中新增了一路具有低頻率抖動的時鐘信號隔離通道，該時鐘信號與控制信號共同作為觸發器的輸入，利用時鐘信號屏蔽控制信號的抖動，從而達到抑制噪聲，提高信噪比的目的。

針對以上問題，本文以電流模式作為隔離器在信號傳輸過程中的主要工作模式，而在隔離器次級采用與上述傳統共模噪聲分離和抑制方案不同的數字濾波解調技術。本文完成了基于ANSYS Electromagnetics Suite平臺的混合仿真（見圖3），并與Cadence平臺的結果進行了比較，以保證仿真的準確性。最后，實現了磁隔離柵驅動的低功耗，高CMR和低傳輸延遲。

1 電路分析

如圖4所示，Q1～Q4構成雙極性調制電路，其形成的B類驅動級用作電流源，并將變壓器從重負載變為輕負載。在這種情況下，磁場的變化直接受到dI/dt的影響，相比電壓模式，反向的dI/dt使差分變壓器完全消磁，并通過雙極性電流調制產生更少的諧波。圖中的鉗位二極管進一步限制線圈驅動信號中的電壓信號。

次級線圈的信號檢測仍然由電流主導（見圖5），避免了初級線圈的驅動問題，并降低了峰值驅動電流。檢測電路的高通濾波網絡HPF產生有效電流信號isecse，并通過電流鏡生成i2（或i1）。為限制VDEC_in2（或VDEC_in1）超過電源軌，在圖中設置了吸收電阻R1和R2。

圖6為帶電平位移輸出的電流差分放大器，其由Rcb產生2個500 mV的電平移位信號Dec_pu和Dec_nu。此兩路信號配合Dec_p和Dec_n將得到一對高電平互補的數字邏輯信號，它們在PWM高電平調制時互為反相，而在PWM低電平調制時均為低電平。

圖7為檢測比較器的預放大電路，其輸入部分與圖6的電流差分放大器的輸出仍可看為電流鏡像的形式。該預放大電路具有額外的啟動電路和正反饋環路，其輸出具有鎖存能力，能快速識別出5 ns內兩輸入波形的大小。

圖8為本文提出的數字濾波解調技術的簡化核心電路，該電路能正常解調出PWM控制信號，并分離出噪聲信號。OUT_R和OUT_F信號為由比較器輸出的一對高電平互補數字邏輯信號，圖6所示電流差分放大器輸出的四路信號共同產生Err信號，當其為高時表示可能存在錯誤。噪聲分離的基本思路是利用鎖存器、Err、OUT_R和OUT_F信號分別準確有效地識別PWM控制信號的高電平和低電平，并分別輸出包含該信息的數字信號low_active和high_active，再通過鎖存器合成最終解調信號OUT。表1為圖8中兩類鎖存器Latch1和Latch2的真值表。

注： D = Input data H = Hold X = Dont care.

2 仿真結果與討論

圖9展示了由圖6電流差分放大器輸出的四路信號通過比較得到一對高電平數字邏輯信號的過程。

圖10為圖8所示數字濾波解調電路濾除共模噪聲并輸出正常PWM控制信號的過程，圖中分別給出了單個IGBT橋高側和低側驅動解調過程的信號波形。VCM為模擬的50 kV/μs共模噪聲信號，該信號加在低側磁隔離柵驅動次級輸出級的浮動地和初級信號輸入級的理想地之間。在未出現共模噪聲時，高低側的low_active和high_active均正常并正常輸出OUT控制信號；當共模噪聲信號在高側的PWM信號高電平和低側的PWM低電平出現時，高低側的Err信號做出反應并分別破壞low_active_H和high_active_L信號的正常電平狀態，而不影響low_active_L和high_active_H信號；同樣，當共模噪聲信號在高側的PWM信號高電平和低側的PWM低電平出現時，高低側的Err信號仍做出反應，并不影響low_active_H和high_active_L信號。如此，再經過圖8的鎖存器Latch1的處理，輸出正?？刂菩盘朞UT，屏蔽了共模噪聲信號VCM對正?？刂菩盘柕妮敵龅挠绊?。

圖11展示了分別以Cadence和ANSYS平臺為主進行混合仿真所得結果的對比，圖中比較了單個IGBT橋高側和低側驅動的變壓器電流和解調后的信號，所得變壓器峰值驅動電流小于19 mA（Cadence）和18.5 mA（ANSYS），傳輸延遲為6.8 ns（Cadence）和7.1 ns（ANSYS）。

3 結束語

本文提出了一種適用于磁隔離柵驅動的電流雙極調制和數字濾波解調技術，進一步降低了磁隔離柵驅動的動態功耗，并確保了其50 kV/μs的共模噪聲抑制能力。磁隔離柵驅動采用OOK調制模式，其變壓器的峰值驅動電流降低至19 mA，為文獻[6]和文獻[2]的32%；傳輸延遲降低為7.1 ns，達到與脈沖極性編碼相同的水平，表2總結了相關性能指標的對比。

參考文獻：

[1] PENG L，WU R，FANG X，et al.A fully integrated 3D TSV transformer for high-voltage signal transfer applications[J]. ECS Solid State Letters， 2013，2（5）：29-31.

[2] LOMBARDO P，FIORE V，RAGONESE E，et al.A fullyintegrated half-duplex data/power transfer system with up to 40Mb/s data rate， 23mW output power and onchip 5kV galvanic isolation[C].2016 IEEE International Solid-State Circuits Conference （ISSCC）， San Francisco，CA，2016：300-301.

[3] KAERIYAMA S，UCHIDA S，FURUMIYA M. A 2.5kV isolation 35kV/us CMR 250Mbps 0.13mA/Mbps digital isolator in standard CMOS with an on-chip small transformer[C].2010 Symposium on VLSI Circuits，2010：197–198.

[4] LUO Y，FANG J，ZHANG E，et al.A novel cross-over CMR transformer technology for magnetic isolation gate driver applications[C].2019 31st International Symposium on Power Semiconductor Devices and ICs （ISPSD），Shanghai， China，2019：123-126.

[5] MAUERER M，TüYSüZ A，KOLAR J W.Low-jitter GaN E-HEMT gate driver with high common-mode voltage transient immunity[J].IEEE Transactions on Industrial Electronics，2017，64（11）： 9043-9051.

[6] JAVID M，BURTON R，PTACEK K，et al.CMOS integrated galvanically isolated RF chip-to-chip communication utilizing lateral resonant coupling[C].2017 IEEE Radio Frequency Integrated Circuits Symposium （RFIC）， Honolulu， HI， 2017：252-255.