4H-SiC MOSFET交流特性的仿真和研究

李國鑫

（上海電力大學 上海市 200090）

1 引言

碳化硅(SiC)材料作為一種很有前途的材料，在過去的幾年里引起了廣泛的關注，它經常用于制造高溫和惡劣環境下的動力裝置，即在高輻射和高功率的環境中有較為廣泛的應用。與傳統半導體相比，碳化硅有較寬的帶隙，這對于陷阱的形成具有更大的電阻性。由于SiO2/SiC 存在較高的界面態密度而導致了碳化硅器件的使用存在一定的可靠性隱患，這極大阻礙了碳化硅功率器件的的廣泛應用[1]。當設備運行時，由于陷阱和界面電荷的存在，當碳化硅基設備處于輻射條件下時，存在被降解的風險。為了利用碳化硅生產可靠的功率器件，必須要研究無缺陷材料的可用性。盡管這種材料的的物理性質是未知的，但它對精確的器件模擬極為重要。因此陷阱的行為及其對設備性能和可靠性的影響依舊處于研究中[2]。此外，在SiC 材料中可以觀察到器件物理的一些獨特特性與寬禁帶特性有關，但這些特性在Si 中沒有顯示出來[3]。本文通過計算機輔助模擬技術，深入研究了氮摻雜和鋁摻雜MOS 結構在不同界面態對交流特性的影響。最后解釋了器件中柵偏置的長期存在的電不穩定性是陷阱與界面電荷等其他因素導致的。

圖1：碳化硅MOS 結構

2 4H-SiC MOSFET器件結構

為了深入理解4H-SiC MOSFET 所涉及的基本現象，本文建立了一個碳化硅功率器件，在此器件的基礎上可以將器件分解為兩種不同的結構并且分別研究它們的交流特性，為了驗證模型的是否正確建立，首先仿真了碳化硅功率器件的閾值電壓和轉移特性，結構如圖1所示，仿真結果如圖2和圖3，可以發現模擬結果與實際理論較為一致，所以可判定碳化硅功率器件模型的正確建立。

圖2：碳化硅功率器件的轉移特性

圖3：碳化硅功率器件的閾值電壓

圖4：N 型結構

圖5：P 型結構

為了研究碳化硅功率器件的界面態對交流特性的影響，從碳化硅功率器件的結構中分離出兩種結構，分別研究界面態對C/V 特性的影響。

N 型結構如圖4，頂部有一個柵極觸點，底部有一個觸點（圖1），有一個施主摻雜。P 型結構考慮了P 摻雜的貢獻，所以柵極和源接觸都定義在頂部，也就是P 型摻雜所在的位置（圖5）。

交流小信號特性的分析有兩種仿真類型，一種是頻率不變只改變直流偏置，另一種是改變頻率而直流偏置不變。本文采取了頻率不變，變交流偏置，得到了特定頻率下的C/V 特性曲線。N 型結構的柵極電壓從負偏壓15V 掃描到正偏壓15V，而P 型結構的柵極電壓從正15V 掃描到負偏壓15V，頻率為恒定的1KHZ。分別進行了器件仿真和工藝仿真[4,5]。由于摻雜劑在碳化硅中的擴散常數極小，所以用擴散法摻入雜質是行不通的，因此對于N 型結構的摻雜，要利用外延生長來實現。而對于P 型植入區域，則建立了基于二元碰撞近似(BCA)技術的二維蒙特卡洛植入。

在器件模擬中，求解了電子和空穴的泊松方程和連續方程，并采用漂移擴散模型求解了輸運方程。

表1：兩種不同態密度的參數設置

3 不同界面態的比較

假設總態密度(DOS)由四個帶組成：兩個尾部帶（一個類似供體價帶和一個類似受體導帶）和兩個深能級帶（一個類似受體和一個類似供體），用高斯分布建模[6，7]。

其中，E 為陷阱能，EC為導能帶能，EV 為價能帶能，下標(T,A,G,D)分別表示尾態、高斯態（深能級）態、受體態和施主態。

對于指數尾分布，DOS 可用其導帶和價帶邊截距密度（NTA和NTD）以及特征衰變能量（WTA 和WTD）來描述。對于高斯分布，DOS 由其總態密度（NGA 和NGD）、特征衰變能（WGA和WGD）和峰值能量分布（EGA 和EGD）來描述[7]。本文分別比較了無缺陷，以及加入兩種不同態密度對交流小信號特性的影響（如圖6與圖7）。

圖6：缺陷態密度1(DOS)依賴于能隙

圖7：缺陷態密度2(DOS)依賴于能隙

4 結果

4.1 N型結構

如前所述，SiC MOSFET 的N 型摻雜是通過外延生長形成的（見圖4）。在仿真后，觀察到模擬的C/V 曲線和電容器的C/V 曲線有較為相似的趨勢（見圖8）。

圖8：不同界面態的C/V 曲線的比較

圖9：不同界面態的C/V 曲線的比較

為了研究SiO2/SiC 界面陷阱對C/V 曲線的影響，本文仿真了三種條件下的曲線，分別是在氧化物/4H-SiC 界面不引入陷阱，和分別加入兩種不同的界面態的陷阱的仿真。圖中是三種條件下柵源電容隨柵壓變化的關系曲線?？梢钥闯?，當添加了陷阱之后，C/V曲線都表現出明顯的遲滯現象。當電壓從負偏壓掃描到正偏壓時，陷阱依然存在大量的正電荷，所以C/V 曲線表現為上升。當柵極的電壓逐漸增大后，柵極正的偏壓會形成一定的電場，最終使得陷阱被電子填充，顯示出一定的負電性。而當柵偏壓由正到負時，陷阱中的電子無法及時釋放，所以使C/V 曲線向正電壓方向平移。

ATLAS 還可以指定缺陷態密度(DOS)作為指數衰減帶尾狀態和中間隙狀態的高斯分布的組合[8]，或者可以定義一個函數來描述陷阱密度作為能量的函數。這樣利用連續的態密度對帶隙內含有大量缺陷態的無序材料進行建模。本文在絕緣體/半導體界面添加了類似受體的陷阱。

在該結構下，界面態添加了類受主型陷阱（空時為中性，填充電子時為負），類受體阱通常位于導帶附近。經過適當的校準，最終的陷阱DOS 如圖6和7 中。根據這種陷阱分布，模擬的C/V 曲線很好地再現了柵偏置大于0V(Vgate>0V)時的實驗電容，如圖8所示。最終的DOS 配置文件如表1，并確定在N 型區域內存在類似于受體的接口陷阱。

4.2 P型結構

對P 型結構的研究采用類似的方法。設備結構如圖5，此外，可以清楚地看到模擬出來的C/V 曲線沿Vgate 軸會有一定的平移。這些差異性表示并不是所有的物理現象都會被明確定義。因此，在進一步研究SiO2/4H-SiC 界面模型時，在絕緣體/半導體界面引入了類供體陷阱。并定義了函數來描述帶隙中的缺陷狀態。同時應用了指數函數和電子和空穴的俘獲截面[9]。

P 型結構的界面陷阱設為施主型（能級為空時呈正電性，能級被電子占據時呈中性）。陷阱的影響可以更好地再現電容增量，但它不影響C/V 沿X 軸的曲線位置。

所以，導致C/V 曲線剛性平移可以歸結為由于兩種因素的：界面陷阱(Dit)和固定電荷。固定電荷的影響在這里并沒有做深入研究。半導體材料在SiO2 界面上的行為需要進一步的研究和實驗[10]。如圖9所示。

5 結論

在N 型和P 型4H-SiC 上制備的MOSFET 中的陷阱得到了深入研究。由于模擬的C/V 曲線很好地與經驗曲線相吻合，可以肯定SiC MOSFET 的界面陷阱模型與碳化硅材料較為準確的被定義。這里仍然存在幾個起源尚不清楚的界面陷阱。因此，需要做進一步的綜合分析。從實驗的角度來看，需要像電致發光等研究來精確地確定產生這些界面陷阱的缺陷是什么。TCAD 模擬是預測分析和表征相關陷阱狀態的寶貴工具。進行二維模擬是理解載流子輸運過程中各種物理現象的作用以及這些現象如何影響4H-SiC MOSFET 電性能的關鍵。