高速數字電路信號完整性分析

孫婷，王沖

（西安烽火電子科技有限責任公司，陜西西安，710000）

1 傳輸線路模型

電路的傳輸線路的基本特征之一是信號在線路上消耗的傳輸時間，傳輸線路也被稱之為延遲線路。傳輸線路可劃分為均勻傳輸線路和非均勻傳輸線路兩類，PCB電路板上的線路可認為是均勻傳輸線路，這里僅對均勻傳輸線路進行研究。均勻傳輸線路是指整個走線長度上是均勻分布的，主要具備三點特性：（1）電參數分布在整個線路上；（2）信號在線路上傳輸所需時間，信號在線路中傳輸過程有可能受到線長影響而發生畸變；（3）信號受時間和位置兩個因素影響。高速數字電路中，信號在線路上的傳輸時間遠大于信號的變化時間，需要采用傳輸線模型來表示連線分布特性。傳輸線由兩個理想導體組成，設定理想導體具備相同截面積、阻抗為零和可無限延展特性，即認為理想傳輸線路是通過無限個數的電容和電感組合而成，理想傳輸線路模型如圖1所示。

圖1 理想傳輸線路模型

理想傳輸線路模型忽略了信號在線路傳輸中的損耗，在實際狀態中，由于金屬具有非完全導電特性，且介質具有非完全絕緣特性，線路模型應對損耗進行考慮，可引入一個串聯的電阻和一個接地的并聯電阻表示線損。引入RLCG模型表示近似的等效電路模型，RLCG模型如圖2所示，圖中RDZ電阻等效導線的導電率引起的線損，GDZ電阻表示介質的阻抗引起的線損，LDZ表示磁場效應，CDZ表示導線和地面間形成的電磁。

圖2 RLCG模型

在高速數字電路中，傳輸線路由兩條導體線路組成，一條導體線路用來傳輸信號，另一條導線連接底線，用來產生回路。在多層電路板中，每條線路均是傳輸線路的一部分，其相鄰的參考面被看作是另外一條線路，構成回路。若要構成一條性能良好的傳輸線路，需要保證該線路的阻抗特性是常定值，該信號線可稱作可控阻抗線。高速數字電路中，電路板中常用的信號線分為帶狀線和微帶線兩類。

2 信號完整性分析

信號在電路中傳輸共促，實際的信號波形是由原信號波形和一些噪聲疊加而成，干擾波形主要由串擾、反射、開關噪聲等引起。在電路設計中，應充分考慮多種因素的影響，盡量避開或降低干擾源，實現最佳電路走線方案。

2.1 信號串擾

串擾是指由于電磁場對傳輸線路的影響，從而造成信號在線路傳輸的過程中受到噪聲干擾。當串擾噪聲足夠大時，突破信號抗擾上限則會導致信號誤觸發，致使信號傳輸錯誤，導致系統故障發生。當兩條走線非?？拷鼤r，其中一條線路作為驅動線使用，線路中有電流產生，該線路中的電流會通過耦合作用串入到臨近的另一條線路中，從而產生兩個噪聲。其中一個噪聲信號的流向與驅動線路中的電流方向相同，該串擾信號被稱作前向串擾。另外一個噪聲信號的方向與驅動線路的電流方向相反，被稱作反向串擾。產生的串擾信號可劃分為兩種類型，一種類型為電容性串擾，另一種類型為電感性串擾。電容型串擾可以是前向性串擾，也可以是后向性串擾，電感型串擾均為后向性串擾。串擾類型示意圖如圖3所示，圖中在X位置產生一個驅動脈沖，從而激發了感性串擾和容性串擾，（2）表示感性串擾，屬于后向型串擾，（3）表示容性串擾，包括前向和后向兩部分串擾。在前向串擾種，感性串擾和容性串擾發生了部分性抵消，串擾的主要危害部分是后向串擾。隨著耦合線路長度越長，后向性串擾的寬度會增加，但其幅度不發生變化，而前向性串擾的寬度不發生變化，其幅度會發生增加。

圖3 串擾類型示意圖

2.2 信號反射

在高速數字電路中，信號在線路傳輸的過程中，當線路的阻抗發生不連續時，部分信號能量將在阻抗不連續點處發生回傳現象，稱之為信號發射，發射能量的大小取決于阻抗失配程度，隨著阻抗失配的增大，信號發射也會增強。在信號傳輸過程中，線路任何的不均勻性都可能造成信號發射，例如阻抗突變和線路直角等，反射可以導致模擬信號出現駐波，而對于數字信號，可以發生過沖和下沖影響。過沖和下沖波形如圖4所示，過沖是指信號的幅值沖出其設定幅值，出現一個峰值，峰值超出了參考額定電壓值。下沖是指信號的幅值超出下限值，出現一個低谷。經常性的過沖或下沖會導致器件受損，特別嚴重的下沖可能超出邏輯電路的輸入切換門限，造成電路出現邏輯錯誤。

圖4 過沖和下沖波形

線路阻抗受到影響的因素主要可以分為三類：線寬、線高和介質材料。傳輸線路可以看作是無線個電容和電感構成，其具有一個定常的阻抗值，阻抗值有特征電感與特征電容的比值得到，當在線路的一端加入一個電阻，當電阻與線路阻抗相匹配時，可使得線路的反射系數為零，從而避免發生反射。消除反射方法主要包括并聯匹配法、交流匹配法、戴維南匹配法、源端匹配法和二極管匹配法等。在實際的電路中，應注意匹配電路的設計位置，通過合理的布局避免發射的發生。

2.3 同步開關噪聲

在數字電路中存在大量的邏輯電路，當多個數字邏輯電路的電平同時發生跳變時，將會產生一個幅值很大的瞬態沖擊電流，例如當地址總線的數值從0同時突變為1。因為芯片封裝與供電電源間存在寄生的電氣器件，由于這些電容和電感發生渦合作用，將產生較大的噪聲，這里稱作同步開關噪聲[6]。有噪聲產生的路徑不同，同步開關噪聲分為芯片內噪聲和芯片外噪聲兩種。較為常見的開關噪聲為地彈噪聲，屬于芯片外噪聲的一種。任何封裝的芯片管腳上均又電感電容等寄生參數，芯片管腳上的電感可導致地彈噪聲的發生。隨著集成電路的規模大幅度增加，其開關頻率大幅度提升，若不對地彈噪聲進行抑制，將會影響到電路性能。減少地彈噪聲的方法可分為降低數字開關的頻率，對芯片封裝增設更多的地線管腳，為功率芯片重新設計電源管腳，為輸入電路的地線設計參考地管腳，信號線盡量采用差分輸入。

3 結論

數字電路系統向著小型化和快速化的方向發展，在高速數字電路設計的過程中，保證信號完整性分析和設計，可大幅度減少電路設計時間，提高電路設計質量，其對提升PCB電路性能具有重要輔助功能。另外，關于信號完整性分析問題也存在著很多具有挑戰性的問題，有待進行更深入的探索，隨著信號完整性模型及分析的不斷完善，信號完整性分析將在PCB電路設計中得到更多的應用。