TFT陣列基板過孔電阻與耐流性能研究

陳運金， 歐忠星， 馮玉春， 林 忱， 劉 耀， 張 千， 陳 曦， 周 賀， 劉文瑞

(福州京東方光電科技有限公司，福建 福州 350300)

1 引 言

當前，薄膜晶體管液晶顯示(Thin Film Transistor Liquid Crystal Display，TFT-LCD)成為市場主流顯示技術，涵蓋從手機到大尺寸電視的各種顯示領域。薄膜晶體管陣列作為TFT-LCD的核心部件，在有源矩陣驅動顯示器件中發揮了重要作用。晶體管陣列基板制備流程復雜，主要工序包含金屬成膜、光刻膠涂覆曝光、濕法刻蝕、干法刻蝕、光刻膠去除等。在薄膜晶體管陣列制備過程中，需要各工序間緊密配合，任何一道工序出現缺陷都會影響最終的成品率[1]。在TFT薄膜晶體管制備中需要使用一種關鍵材料——氧化銦錫(Indium Tin Oxide，ITO)，它是一種n型半導體陶瓷薄膜，憑借其高的可見光透射率、高的電導率、堅固、耐堿、耐高溫及好的光刻性能等優良特性，被廣泛應用于電子工業、屏蔽防護、光電子器件、液晶顯示器件及太陽電池等行業[2]。TFT顯示陣列基板的過孔是在完成柵極、源漏極以及絕緣層成膜之后的基板上，通過光刻膠涂覆曝光、干法刻蝕、光刻膠去除等方法制備得到的。通過在過孔的內部沉積一定厚度的ITO膜，利用ITO膜的導電性可以實現不同層間連通。過孔作為半導體顯示陣列基板中一種重要單元，起著傳輸不同層間驅動信號作用，一旦存在過孔缺陷將會導致層間驅動信號傳遞失效，引起顯示功能異常。隨著顯示技術的快速發展，各種高刷新率產品的開發對過孔性能提出了新要求，低電阻以及高耐流性的過孔是未來發展趨勢[3]。然而，目前高耐流性能過孔的研究和應用面臨重大瓶頸，主要是由于針對過孔耐流性影響因素以及作用機理尚不明確，如何制備出低電阻、高耐流性過孔的工藝技術方案不明確，也暫未有文獻進行過相關報道。因此，針對TFT顯示陣列基板的過孔耐流性的影響因素以及如何提升過孔耐流性的研究具有較高的研究價值和應用前景。

2 實 驗

2.1 基板中部異常顯示失效分析

在福州京東方8.5代TFT-LCD面板生產線的畫面檢測工序發現了產品A中高發綠色畫面下明顯可見的多條豎向暗線以及多條橫向暗線異常，如圖1所示。

圖1 異常高發位置圖Fig.1 Location map of high incidence adverse phenomena

針對異?，F象高發位置的分布發現，異?，F象多發生于基板中部，嚴重時表現局部塊狀區域異常。因此針對基板中間區域的基板各組成單元借助聚焦離子束-掃描電子顯微鏡 (Focused Ion Beam-Scanning Electron Microscope，FIB-SEM)設備進行缺陷確認，發現基板中部多組過孔微觀圖像存在燒毀缺陷，如圖2(a)所示。接下來為進一步確認顯示異常與過孔燒毀缺陷有關，針對存在缺陷的過孔進行鎢粉沉積實驗發現，對燒毀過孔沉積鎢粉后，異常顯示現象消失。因此可以判斷異常顯示為過孔燒毀導致。

由于TFT陣列基板過孔起到傳輸不同層間信號的作用，當TFT陣列過孔工作時會施加一定頻率的電流，電流通過過孔時會有熱量產生。根據焦耳定律可知：過孔電阻越大，發熱量越大，也就越容易超出燒毀閾值引起ITO膜層燒毀。過孔燒毀機理如圖2(b)所示。

(a)過孔微觀圖 (a)Via hole micrograph

(b)過孔燒毀機理圖(b) Diagram of via hole burning mechanism圖2 過孔燒毀以及燒毀機理示意圖Fig.2 Diagram of burning via hole and burning mechanism

圖3 基板不同區域過孔電阻測試結果Fig.3 Test results of via hole resistance in different areas of substrate

為了明確TFT陣列基板過孔電阻大小分布趨勢，實驗利用陽電子YAF-6565M TFT Probe Station設備針對基板不同區域的過孔電阻進行測試，結果表明：基板中部的過孔電阻均值為402 Ω，基板邊緣的過孔電阻均值為176 Ω，中部的過孔電阻明顯偏大，如圖3所示。結合異?，F象失效分析可以明確，基板中部出現的多條橫豎向線顯示異常的原因是基板中部的過孔電阻大、耐流性差，引起中部過孔燒毀導致。

為改善基板中部過孔電阻偏大、耐流性差的問題，本文針對ITO膜方塊電阻、過孔坡度角及ITO膜與金屬接觸面積3個因素分別設計實驗進行研究。

2.2 實驗設計

2.2.1 實驗一：ITO膜方塊電阻的影響

TFT陣列基板的過孔是通過在孔的內部沉積一定厚度的ITO膜，利用ITO膜的導電性實現不同層間連通。因此ITO膜本身的電阻大小很大程度上會影響過孔電阻。為測試ITO膜厚，常使用ITO膜的方塊電阻R□來進行表征。

R□=ρ/t，

(1)

其中R□為膜的方塊電阻，ρ為膜的電阻率，t為膜的厚度。產線中穩定生產的ITO膜，在其成膜參數固定情況下膜電阻率基本不變，方塊電阻僅與膜厚有關，因此業內常用方塊電阻R□來測試ITO膜厚度。通常ITO膜厚度越大，其方塊電阻越小[4]。為了研究ITO膜方塊電阻與過孔電阻的關系，實驗采用ULVAC SMD-2400D型立式磁控濺射鍍膜機在玻璃基板表面沉積ITO膜,鍍膜尺寸為2 500 mm×2 200 mm，鍍膜厚度分別為0.40,0.50,0.65 nm。針對不同ITO膜厚過孔采用四探針測試方法進行過孔電阻測試，結果如圖4所示。

圖4 不同ITO膜厚下過孔電阻測試結果Fig.4 Test results of via hole resistance under different ITO film thickness

從圖4中的測試結果可以發現，0.40，0.50，0.65 nm ITO膜厚下基板過孔電阻均值分別為57.9，44.4，23.1 Ω。ITO膜越厚，基板過孔電阻越小，而且基板中部(藍色框范圍內)過孔電阻相較于邊緣差異變小。實驗一結果表明，通過增加ITO膜厚度可有效降低ITO膜方塊電阻進而降低整體過孔電阻，縮小基板中部與邊緣過孔間電阻差異。

2.2.2 實驗二：過孔坡度角的影響

TFT陣列基板過孔是在過孔工藝段形成的，過孔的截面會形成有坡度角(Profile)的梯形狀臺階，其坡度角的大小形成受膜質、光刻、刻蝕等參數的影響[5]。為研究坡度角對過孔耐流性影響，實驗二通過調控絕緣層膜質與刻蝕參數制備出具有不同坡度角的過孔。針對不同坡度角的過孔施加從低到高的電流，當過孔施加的電流足夠大時，將會引起過孔燒毀，此時施加的電流即為該過孔的耐流值，測試結果如圖5所示。從測試結果中可以發現，當坡度角在38.9°～51.0°范圍內，過孔耐流值不超過82.7 mA；當坡度角小于30°時，過孔耐流值普遍超過92.3 mA。過孔坡度角與耐流值成負向線性關系，即坡度角越大，過孔耐流值越小，越容易發生燒毀。通過減小過孔坡度角可有效提升過孔電阻耐流性。

圖5 過孔坡度角與耐流值關系Fig.5 Relationship between slope angle of via hole and current resistance value

2.2.3 實驗三：ITO膜與金屬接觸面積的影響

為研究過孔中ITO膜與金屬接觸面積對于過孔耐流性能的影響，在產品C中搭載不同設計的過孔TEG (Test Element Group) 進行耐流值測試，根據設計的孔徑以及個數可以計算出過孔中ITO膜與金屬接觸面積，過孔設計基本參數如表1所示。

表1 過孔TEG設計參數Tab.1 Parameters of via hole TEG

續 表

實驗中針對不同的過孔進行了過孔耐流值測試，如圖6所示。測試結果表明：當過孔與金屬接觸面積大于678.2 μm2時，過孔耐流值超過96.7 mA；當過孔與金屬接觸面積減小至301.4 μm2時，過孔耐流值減小至83.7 mA。實驗三測試結果表明，ITO膜與金屬接觸面積越大，過孔耐流值越大[6]。

圖6 不同接觸面積下過孔耐流值Fig.6 Current resistance of via hole under different contact areas

3 分析與討論

3.1 過孔電阻與耐流性影響因素及機理

TFT基板過孔從微觀截面看出過孔主要由金屬層、絕緣層、ITO膜層3部分組成，如圖7所示。從過孔結構分析出發，過孔電阻主要由ITO膜與金屬層的接觸電阻以及ITO膜層自身電阻兩部分組成，即R孔=RITO+Rcontact。

圖7 過孔截面示意圖Fig.7 Schematic diagram of via hole section

3.1.1 ITO膜層自身電阻(RITO)的影響

業界針對單一ITO膜層電阻計算是采用膜層方塊電阻乘以長寬比例得到：

RITO=(L/W)×R□，

(2)

其中RITO為膜層電阻，L為膜層長度，W為膜層寬度，R□為膜的方塊電阻。從膜層電阻的計算定義可知，影響膜層電阻大小的主要因素是膜的方塊電阻以及長寬比例，而ITO膜厚是影響膜的方塊電阻R□的重要因素。一般情況下，在TFT陣列基板的過孔中ITO膜層長寬比例是固定的，這意味著ITO膜厚大小將直接影響ITO膜層自身電阻(RITO)大小。因此實驗一中在過孔的接觸電阻(Rcontact)不變的情況下ITO膜層加厚，其方塊電阻減小可有效降低ITO膜層自身電阻(RITO)，起到降低過孔電阻的作用。

2020年，劉丹[7-9]等人發現坡度角是影響后續膜層覆蓋率的關鍵因素，坡度角與膜層覆蓋率成負向線性關系。如圖8所示，覆蓋率為爬坡處膜厚a與頂層膜厚b的比值。當坡度角變小時，會引起ITO膜層覆蓋率增高，即爬坡處ITO膜厚度a變大。在實驗二中驗證了增大過孔坡度角將會引起過孔耐流值下降，主要原因是當過孔坡度角變大時ITO膜覆蓋率下降，爬坡處ITO厚度減小，其方塊電阻變大，引起爬坡處ITO膜自身電阻(RITO)變大，進而導致過孔耐流值下降。

圖8 過孔覆蓋率示意圖Fig.8 Schematic diagram of via hole coverage

3.1.2 接觸電阻(Rcontact)的影響

過孔中的接觸電阻(Rcontact)大小主要與ITO膜與金屬基底間接觸質量有關。使用微觀手段對過孔底部研究發現，ITO膜層與金屬接觸面有許多凹凸不平的情況存在。由于在陣列基板制造過程中的一些雜質、微塵以及反應物極易嵌藏在表面的微觀凹坑處，導致ITO膜層與金屬層的實際有效接觸面積縮小，接觸電阻增大且電阻不穩定。在實驗三中ITO膜與金屬接觸面積增大，本質上是使ITO與金屬層的有效接觸面積變大，降低了過孔接觸電阻。在ITO膜層自身電阻(RITO)不變的情況下，降低ITO膜與金屬層的接觸電阻(Rcontact)，可實現降低過孔電阻的作用。

綜上分析，過孔電阻主要由ITO膜層自身電阻(RITO)及過孔接觸電阻(Rcontact)兩部分組成。ITO膜方塊電阻減小以及過孔坡度角減小會導致ITO膜層自身電阻(RITO)減小，ITO膜與金屬接觸面積增大會導致過孔接觸電阻(Rcontact)減小。改變ITO膜方塊電阻、過孔坡度角、ITO膜與金屬接觸面積均能引起過孔電阻及耐流性的變化。

3.2 基板中部過孔電阻大及耐流性差機理

本文實驗中提到的改變ITO膜方塊電阻、過孔坡度、ITO膜與金屬接觸面積均會對過孔電阻產生影響。為明確產線中出現的基板中部的電阻偏大、耐流性差現象的機理，本文分別針對產品A基板的ITO膜方塊電阻、過孔坡度角分布情況進行了確認。由于在產品A生產過程中對于過孔直徑進行了嚴格管控，過孔直徑基本不變，因此ITO膜與金屬接觸面積基本不變，其影響可忽略不計，故本文未對該因素影響進行分析。

3.2.1 ITO膜方塊電阻分布的影響

ITO成膜設備中有一個重要部件單元——托盤遮罩(Tray Mask)，其使用壽命的長短會影響ITO鍍膜的質量。為研究托盤遮罩使用壽命對于ITO膜方塊電阻大小及分布的影響，本文采用四探針法測試不同托盤遮罩壽命下沉積相同厚度的ITO膜(0.40 nm)方塊電阻大小及分布情況，如圖9所示。通過對比圖9(a)和9(b)不同托盤遮罩壽命下ITO膜方塊電阻測試結果可以發現：托盤遮罩壽命初期和末期基板中部方塊電阻分布均表現出偏大趨勢。初期整體方塊電阻均值為104.1 Ω/□。末期整體方塊電阻均值為131.9 Ω/□；隨著托盤遮罩使用壽命的延長，基板整體方塊電阻變大。

(a)托盤光罩初期電阻 (a)Resistance of initial tray mask

(b)托盤光罩末期電阻 (b)Resistance of last phase tray mask圖9 方塊電阻在基板的分布Fig.9 Distribution of block resistance on substrate

ITO膜方塊電阻中部偏大主要有兩方面因素引起：一方面產線ITO成膜設備中部存在冷阱區域，相較于邊緣區域中部冷阱區域水分壓更大(水含量更高)，導致基板中部ITO成膜含水量較大引起方塊電阻變大；另一方面在ITO退火過程中玻璃基板中間位置熱風阻相較于邊緣位置大[10]，中部退火溫度較低ITO結晶效果較差，導致ITO膜方塊電阻中部偏大。

3.2.2 坡度角分布影響

圖10 過孔坡度角在基板的分布Fig.10 Distribution of via hole slope angle on substrate

為研究坡度角在基板上的分布趨勢，本文借助掃描電子顯微鏡(Scanning Electron Microscope，SEM)針對產品A基板不同位置過孔坡度角進行測量，測試結果如圖10所示。從測試結果可以看出，基板中部(藍色框范圍內)坡度角均值為42.3°，相比于邊緣坡度角(基板兩側邊緣)均值34.1°偏大。根據試驗二結果可知，當坡度角變大時，會導致ITO膜覆蓋率下降，爬坡處ITO厚度減小，方塊電阻變大，引起爬坡處ITO膜層電阻變大、過孔耐流值下降，易引起中部過孔燒毀。

在過孔刻蝕中主要使用的是干法刻蝕，主要原理是活性等離子體在高頻電場作用下，存在于電場中的電子被電極電場加速運動與反應氣體產生碰撞，反應氣體發生激發或者電離產生活性基團或離子(活性等離子體)，活性離子在電場的作用下高速撞擊基板進行刻蝕。干法刻蝕的主要反應方程式如下：

SF6+e→F*+SFx+e，

(3)

Si+4F*→SiF4.

(4)

過孔坡度的形成主要受干法刻蝕中縱向刻蝕以及橫向刻蝕的綜合作用影響。其中縱向刻蝕主要以活性離子轟擊為主，等離子體刻蝕為輔；橫向刻蝕主要以等離子體刻蝕為主[11]。在過孔刻蝕中為了保障縱向刻蝕深度確保絕緣層無殘留，一般在實際生產中會將實際刻蝕工藝時間設置為刻蝕終點時間(恰好完成一定深度刻蝕下所需要的工藝時間)的1.2～1.3倍。因此在基板中無論邊緣還是中部的縱向刻蝕深度(V)都是一樣的，確?？v向刻蝕徹底[12]。但是由于基板中部的活性等離子體相比于基板邊緣的濃度偏小，導致基板中部橫向刻蝕能力較弱，在相同刻蝕工藝時間內中部橫向刻蝕距離(H中部)小于邊緣橫向刻蝕距離(H邊緣)。正是由于這種橫向刻蝕能力的差異才形成了基板中部相較于邊緣坡度角(β)偏大的現象，如圖11所示。

圖11 不同位置過孔截面差異圖Fig.11 Cross section difference of via hole at different positions

基于對基板中部的ITO膜方塊電阻、過孔坡度角分布的測試和分析，可以明確基板中部過孔電阻大、耐流性差主要是中部ITO膜方塊電阻偏大、中部過孔坡度角偏大兩者共同作用的結果。一方面中部ITO膜方塊電阻偏大主要與成膜設備在基板中部存在冷阱區域及退火設備基板中部溫度較低有關；另一方面中部過孔坡度角偏大與基板中部干法橫向刻蝕能力較弱有關。

4 過孔耐流性能改善

為解決福州京東方8.5代線產品A中部高發的過孔燒毀問題，需提升產品過孔耐流性能?；诋a品A的曝光遮罩(Exposure Mask)已定型、無法針對過孔接觸面積進行調整的情況，需要從其他方向進行改善。為此通過調控絕緣層膜質與干法刻蝕參數來減小坡度角以及增加ITO膜層厚度兩種改善方案進行驗證。

如表2所示，與對照條件相比，條件1中ITO膜厚增加0.15 nm，過孔電阻整體從18.1～130.8 Ω下降至12.8～56.4 Ω，通過ITO膜厚加厚有效降低過孔電阻。設計條件2、3、4的思路是調控絕緣層膜成膜參數制備出膜質不同的絕緣層膜(折射率越大，膜質越致密)，通過搭配與膜質匹配的干法刻蝕參數工藝刻蝕后形成過孔，研究在不同膜質與干法刻蝕參數下過孔性能的差異。對比條件2、3、4結果發現，絕緣層膜折射率1.85搭配干法刻蝕條件a時，過孔坡度角在16°～36°范圍內，過孔電阻在58.5～95.6 Ω之間，坡度角以及過孔電阻均較小。條件2中絕緣層膜質較軟，在干法刻蝕時可以有效降低基板中部和邊緣因橫向刻蝕能力不同引起的坡度角差異，達到減小過孔坡度角、提升均一性的目的，因此在條件2、3、4中條件2的過孔坡度角及過孔電阻最小。

表2 過孔電阻改善條件及結果Tab.2 Improvement conditions of via hole resistance and result

ITO膜厚加厚和調控絕緣層膜質與干法刻蝕參數均可有效降低過孔電阻、提升過孔耐流性。但是條件2在導入產品A過程中發現存在光學伽馬值(Gamma)偏低的問題，導致該措施無法順利導入量產。而條件1的ITO增厚方案可滿足產品光學品質要求，雖然ITO增厚成本會有上升，但是可以使過孔燒毀導致的異常報廢率從0.66%下降至0.10%，整體收益性是正向的。因此在產品A中通過導入條件1的ITO增厚措施成功地解決了陣列基板中部高發過孔燒毀問題。

綜上所述，在滿足產品光學品質標準前提下，ITO膜厚增厚、調控絕緣層膜質以及干法刻蝕參數來減小坡度角、加大過孔接觸面積的設計均可有效降低過孔電阻、提升過孔耐流性。

5 結 論

本文針對ITO膜方塊電阻、過孔坡度角、ITO膜與金屬接觸面積3個影響過孔電阻與耐流性的因素設計相關實驗，對實驗結果以及機理進行討論分析得出以下結論：

(1) ITO膜方塊電阻減小、過孔坡度角減小、ITO膜與金屬接觸面積增大均可降低過孔電阻、提升過孔耐流性。

(2)過孔電阻主要由ITO膜層自身電阻(RITO)以及過孔接觸電阻(Rcontact)兩部分組成。ITO膜方塊電阻減小、過孔坡度角減小會引起ITO膜層自身電阻(RITO)降低。ITO膜與金屬接觸面積增加本質是ITO與金屬層的有效接觸面積變大，引起過孔接觸電阻(Rcontact)降低。

(3) 基板中部過孔電阻大、耐流性差主要與中部ITO膜方塊電阻偏大、中部過孔坡度角偏大兩者共同作用有關。中部ITO膜方塊電阻偏大主要與成膜設備在基板中部存在冷阱區域及退火設備基板中部溫度較低有關；中部過孔坡度角偏大與基板中部干法橫向刻蝕能力較弱有關。

(4) 在滿足產品光學品質標準前提下，ITO膜厚增厚、調控絕緣層膜質以及干法刻蝕參數來減小坡度角、加大過孔接觸面積的設計均可有效降低過孔電阻、提升過孔耐流性。