運算放大器在開關電源電路中的應用

付蓉，黃海榮，范靜

（蘭州工業學院，甘肅蘭州，730050）

0 引言

電子系統的應用領域逐漸拓展，同時，電子系統類型也不斷增多，在電子設備設計制造中，正逐漸朝向低成本和小型化方向發展。電源是一種特殊的供電設備，可對公用電源進行變換和控制，然后再為各類用電負載提供電能。上世紀90年代起，開關電源被推廣應用于電子電器設備領域。在計算機設備、通訊設備、電子檢測設備中，均可應用開關電源，由于節能效益顯著，因此在較短時間內得到推廣和應用[1]。因此，對開關電源進行深入研究意義重大。

1 開關電源的原理介紹

1.1 開關電源基本拓撲

在開關電源運行中，可對輸入電壓進行轉換，將其轉變成為一定倍數的輸出電壓，使得能量能夠從電源轉換為負載狀態，開關電源基本拓撲結構類型比較多，包括BUCK、BOOST、BUCK-BOOST、正激變換以及反激變換等[2]。

1.2 PWM控制方法

通過對PWM開關穩壓的技術原理進行分析，如果輸入電壓發生變化，則內部參數也會隨之調整，而如果外界負載變化，則在被控制信號和基準信號之間差值的影響下，控制電路能夠進行閉環反饋，同時還可對主電路開關件導通脈沖寬度進行調整，對開關電源輸出電壓進行有效控制。通常情況下，PWM開關頻率為恒定狀態，控制取樣信號類型比較多，包括輸出電壓、輸出電流、輸入電壓等等。通過聯合應用各類信號，即可形成單環系統、雙環系統，進而保證穩壓、穩流，同時保證功率恒定，并且還可發揮過流保護功能、均流功能等[3]。

1.3 PFM控制

PFM脈沖頻率調制的主要作用是對脈沖頻率進行調整，如果負載比較小，則PFM控制效率比較高，但是，其工作頻率處于不斷變化中，并且可對其他設備造成較大干擾作用，因此沒有得到推廣和應用。在PFM控制過程中，可保證各個周期的開始脈沖寬度固定，如果輸入電壓發生變化，則電感電流也會隨之發生變化，不利于合理選擇電感。在峰值電流控制過程中，可對開關器件電流進行檢測，當電流達到一定值后，即可關斷開關器件，當開關器件關斷一段時間后，需對VOUT進行檢測，判斷是否需重啟開關器件，在這一控制過程中，電路結構形式比較復雜。如果開關器件峰值電流比較大，則導電損耗也比較大，如果對于工作頻率的要求比較高，則開關損耗也會隨之增加，因此，要求對其大小進行優化調整[4]。

1.4 PFM和PWM混合控制

在這一控制方式中，需將PFM-PEM-PSM進行有效結合，可對脈沖頻率占空比進行調節控制，如果負載比較小，則可利用PSM方式，進而顯著減少脈沖數，如果負載為零，則不會輸出脈沖，因此，其能夠將PFM和PWM控制方式的優勢進行有效結合，同時還可合理規避二者的弊端。

2 新型的軌對軌運算放大器的設計研究

在傳統的設計過程中，一般將互補差分對管作為輸入，如果輸入共模偏置電壓與“地”接近，則僅可發揮PMOS對管工作；如果輸入共模偏置電壓與電源電壓大致相同，則僅由NMOS對管工作；如果輸入共模偏置電壓處于中間電平附近位置，則PMOS對管工作和NMOS對管工作可同時進行，此時，輸入級跨導波動比較大，可對運算放大器造成較大不良影響。因此，在共模輸入范圍內，應保證跨導處于恒定狀態，提升電路性能[5]。保持跨導恒定技術類型比較多，在這類技術的實際應用中，可利用NMOS以及PMOS互補差分對管與結構復雜電路進行連接，使得兩個輸入對管跨導之和處于恒定狀態。但是上述方式也存在一定的弊端，其一，為了保證整體跨導處于恒定狀態，對于N溝道以及差分對以及P溝道差分對，要求保持良好的匹配狀態，因此技術工藝實現難度較大；其二，如果N溝道以及差分對以及P溝道差分對同時工作，則會造成共模抑制比顯著降低。對此，在本次研究中，在電路設計中，應用一組差分對管，將其作為新型軌對軌運放輸入級，同時聯合應用浮柵結構以及反饋電路，當共模信號經過輸入差分管時，即可有效保持在固定電平上，進而提升投放過程穩定性[6]。

2.1 輸入級的設計

（1）可控制的電平轉移電路。在電路設計中，浮柵晶體管為核心構件，其中，Vi指的是輸入信號端，Vfb可直接影響電平轉移量。

在上述公式中，Vshift指的是電平轉移的量，主要受Vfb影響，因此，對于電平轉移，可進行有效控制。

（2）負反饋改進電路。在可控電平轉移調整中，在電路的基礎上可提取共模信息，然后再反饋至電平轉移電路輸入級中。當差分對的源極電壓Vtail處于恒定狀態時，tail電流幅度也應盡量保持恒定狀態，避免差分對的跨導gm產生較大變化。很多靜態工作點電壓均可使差分對工作處于正常狀態，對于這類電源，可作為Vref。通過將Vref和Vtail進行對比，二者之間存在一定的誤差，可經過Af進行放大處理。隨著增益的不斷增加，Vtail與Vref大致相同，tail電流恒定，可提供給差分電路。

通過應用浮柵結構，能夠有效削弱輸入信號，同時還可促進增益帶寬積不斷減小。為了盡量避免增益帶寬積減小，應注意以下兩點：第一，反饋放大器Af要求具備滿擺幅輸出；第二，保證Vfb=-Vcm，其中，Vcm指的是輸入的共模電平，因此，如果Vcm=0，則Vref=Vtail。

為滿足上述第一個條件，對于Af反饋運放，可設計為運算跨導放大器，即可保證滿擺幅輸出，可促進反饋運放效益的增加。

為滿足第二個條件，應使得Vfb=-Vcm，對此，需對電路進行合理設計，當Vfb=-Vcm時，即可獲得以下公式：

由此可見，Vfb=-Vcm這一條件容易受到工藝技術的影響，為了盡量減小工藝影響，應適當增加M1，M2的W/L，因此，需增加Ci值，導致面積增加，M7處于飽和狀態，可顯著提升電路穩定性，此時，無需對M1、M2的W/L和Cfb、Ci的值進行調整，不僅能夠滿足電路設計要求，同時還可顯著縮小面積。

如果不應用負反饋改進電路，則浮柵晶體管電容值計算公式為Cfb=8PF，Ci=4PF。但是如果采用負反饋改進電路，則在電容值設計中，應滿足Cfb=1PF，Ci=0.5PF。

（3）中間增益級。在中間增益級設計中，可應用新型結構，要求將原有的折疊式共源共柵電路結構作為基礎，然后聯合應用2個輔助放大器，即可促進中間增益增加。

2.2 輸出級的設計

在本次運算放大器輸出級設計中，采用AB類輸出級結構，可確保符合大擺幅輸出實際需要。在CMOS軌對軌運算放大器設計完成后，可應用charter公司0.35umCMOS工藝進行仿真分析。

2.3 仿真結果分析

（1）輸入級的仿真分析。A共模輸入三角波在之間，頻率為50HZ。在B的基礎上，可迭加一個正弦差模信號-2 0mV～ + 2 0mV，頻率為1KHZ。C輸出可與RL=1K負載進行連接，輸出電壓在 -1 4mV～ + 1 4mV之間，頻率為1KHZ。

輸入共模信號處于不斷變化中，但是輸出始終保持不變。共模范圍在 - 5V～ + 5V之間。當電源電壓在 - 1 .5V～ +1.5V之間時，如果共模電平的變化范圍為 - 2 .5V～ + 2 .5V，則輸入對管的跨導變化為0.7%左右，如果共模電平的變化范圍為-5V～ + 5V，則輸入對管的跨導變化為3%左右。

（2）加上輸出級的整體的仿真分析。當CL=10PF時，則GBW為4.73MHZ，相位裕度為50，增益為68dB。

壓擺率SR+ = 3 3.6V/US、SR- = 3 5V/US，輸出電壓在- 1 .5V～ + 1 .5V之間，能夠符合全擺幅輸出（VSSVDD）實際需要。

2.4 版圖設計

（1）電路布局。在敏感電路設計中，電路布局規劃十分關鍵，應盡量增加其與數字電路之間的距離，同時還應遠離敏感源。在DC-DC開關電源芯片的實際應用中，大電流可流經輸出端，可造成芯片溫度不斷提升，因此，在版圖布局規劃中，應注意對于各類敏感電路，應盡量增加與大功率管之間的距離。

（2）匹配度。部分電子元器件的匹配度要求比較高，在版圖繪制過程中，應注意對稱性控制，一般可應用叉指結構。通過應用叉指結構，能夠有效避免受到芯片表面溫度影響。另外，在工藝方面，如果有源漏注入，則濃度為梯度分布狀態，叉指結構可造成管子分散。對此，可在管子兩邊增加冗余dummy管，即可促進管子匹配度提升。

（3）走線。在走線繪制中，應盡量避免穿過各類器件表面。需要主義，高頻信號線對于各類器件均會產生較大影響，如果需穿越電阻，則會引入電容噪音，同時還會造成電阻失配問題。因此，在走線繪制過程中，應注意盡量縮小版圖面積。

（4）天線效應。部分金屬與MOS晶體管柵極連接，需對金屬面積進行有效控制。在金屬條刻蝕過程中，金屬可收集電荷，導致金屬表面電位不斷增加，如果超過柵極所能夠承受的最大電壓，則會造成柵極被擊穿。對此，在版圖繪制過程中，如果金屬需與柵極進行連接，則可采用轉接方式。

2.5 電路后仿真

如圖1所示。

（1）AC特性的仿真：

Gain= 4 7dB

GBW=1.3MHZ

PM= 8 4。

（2）輸出對于輸入的單位增益響應：

SR+ =48V/US

SR- =62V/US

輸出電壓擺幅：-1 .5V-+1 .5V。

圖1 后仿真電路

2.6 前仿與后仿的對比

后仿真效果步入前仿真效果，因此，實際版圖和理論電路之間存在一定的差異。對此，在前仿真中，應提升版圖意識，對管子尺寸、電路結構等參數進行優化調整，同時加強版圖對稱性控制。

3 總結

為探究運算放大器在開源電路中的應用方式進行詳細探究，本文設計新型低功耗電流模式反激式AC/DC開關電源控制芯片，并對運算放大器進行仿真分析，能夠有效滿足輸入范圍拓展實際需要，在本次設計完成后進行仿真運算，可為后續調整提供參考，充分發揮運算放大器的重要作用。