SOI基光波導傳輸損耗的研究

李逸康，張有潤，葛超洋，汪 煜，張 波

（1.電子科技大學電子薄膜與集成器件國家重點實驗室，成都 610054；2.中國電子科技集團公司第五十八研究所，江蘇無錫 214035）

1 引言

硅和二氧化硅的高折射率差可以實現硅基光電子器件的高密度集成[1-2]，絕緣體上硅（SOI）材料在硅基光電子中大量應用。光波導是硅基光電子的基本結構之一，用于定向傳輸光，并起到連接光柵、多模耦合器等光電子器件，實現這些器件間光信號傳輸的作用。如何降低光在波導中的傳輸損耗，進而可以使用更低功率的光源是光波導研究中的一項重要課題，具有提高系統穩定性和可靠性的意義。為了降低傳輸損耗，首先要知道傳輸損耗的構成以及產生機理，從而為設計和生產更低損耗的光波導提供優化方法。

對于波長為1550 nm的光，硅材料波導的損耗理論上可以分為4部分：模式失配損耗、表面散射損耗、內部散射損耗和彎曲損耗[3]。彎曲損耗僅存在于彎曲波導中，光在波導中傳輸時，一部分光以倏逝波的形式存在于光波導的外部，這部分光在波導彎曲時受到波導的束縛小，導致光逸出波導，造成損耗，對于直波導，則不用考慮彎曲損耗[4]。模式失配損耗是光的模式和波導形狀不匹配造成的。理論上，TE0模式在平板波導中傳輸不會產生任何模式失配損耗[5]，但實際應用中波導截面是一個有限寬度的梯形，這意味著TE0模式在其中傳播將產生模式失配損耗。表面散射損耗是由于波導表面不光滑導致的，波導傳輸光的本質是光的全反射，因此如果反射面不平整，就有可能不滿足全反射條件，導致光在傳播過程中發生散射。表面散射是不可避免的，但是通過特殊的工藝處理來獲得更平滑的表面可以降低表面散射損耗[1]。內部散射損耗是由波導中的雜質和缺陷引起的，光遇到這些雜質或缺陷時發生散射。這些雜質或缺陷可能是在SOI襯底的生產過程中產生的，也可能是在后續硅基光電子器件的生產過程中引入的。

目前，對于低損耗波導的制作方法比較完善，波導的損耗機理也有較多研究，這些研究可以分為兩類。第一類為在理論上提出波導傳輸損耗的機理，如AALTO等[5]研究了波導的模式理論、單模條件以及波導傳輸的損耗機理，從理論上把波導傳輸損耗和模式的關系進行了說明；LEE等[2]提出波導頂層硅面光滑程度一般較高，傳輸損耗中的表面散射損耗主要來自于側壁，可以使用反應離子刻蝕的工藝方法來降低波導的傳輸損耗。第二類為從實際制作出發，設計并優化工藝來制作低損耗波導，如CASSAN等[6]設計了低損耗SOI基脊形波導，波導傳輸損耗達0.5 dB·cm-1；FORESI等[4]針對彎曲波導進行優化設計，在2 μm小曲率半徑下，實現了90°轉角的插入損耗低于1 dB。另外，對于非硅材料波導，DALDOSSO等[7]以氮化硅制作波導，得到針對730 nm和632.8 nm光的傳輸損耗接近0.1 dB·cm-1。

本文將目前文獻中已經提出的波導傳輸損耗理論與實際制作的波導的仿真與測試分析相結合，提出了一種計算思路，計算出了實際波導傳輸損耗中3種損耗所占的比例。

2 實驗測試

本文基于SOI襯底設計并制造了相同寬度的條形波導和脊形波導，通過有限差分本征模（FDE）仿真計算了波導的模式失配損耗，接著測試了條形波導和脊形波導的傳輸損耗，使用的方法為截斷法[8]。本文提出的傳輸損耗測試結構如圖1所示，該結構包含一組波導，在每個波導兩側制作光柵耦合器，除了波導長度之外，每個波導的其他參數均相同。對于每個波導，使用光纖和光柵耦合器進行光的輸入輸出，固定耦合輸入光的強度，測試耦合輸出光的強度，得到插入損耗。長波導插入損耗與短波導插入損耗的差值是波導長度差值導致的，因此插入損耗的差值除以波導長度的差值即為波導的傳輸損耗。

圖1 硅波導傳輸損耗測試結構

本文使用220 nm厚的頂層硅、5 μm厚埋氧層的SOI材料進行流片制作，SOI頂層硅使用的是電阻率為10 Ω·cm的硼摻雜p型硅材料，這是市面上常見的SOI材料規格，對應的摻雜濃度約為4.5×1014cm-3。條形波導和脊形波導的截面如圖2所示。條形波導的寬度W1為500 nm，高度H為220 nm，脊形波導的寬度W2也為500 nm，刻蝕深度h為130 nm。制作的每組波導長度分別為100 μm、1000 μm和10000 μm。為了排除偶然誤差，保證測試的準確性，根據光柵占空比的不同設計了4組實驗，對每組實驗測得的傳輸損耗取平均值，作為最后的結果。占空比指在一個光柵周期中未刻蝕的硅部分占總體的比值，不同占空比的光柵不影響傳輸損耗的測試結果。光柵耦合器的光柵周期為630 nm，刻蝕深度為70 nm，光柵的占空比分別設置為57%、52%、47%、42%。

圖2 條形波導和脊形波導的截面

硅的刻蝕工藝是硅波導制作的核心工藝。針對硅波導和光柵的制作，三道硅刻蝕工藝為主流工藝，可以降低側壁的粗糙程度和增加陡直度，從而降低波導的傳輸損耗[9]。三道硅刻蝕工藝指SOI頂層硅全刻蝕、刻蝕深度為130 nm的脊形波導刻蝕和刻蝕深度為70 nm的光柵刻蝕，兩道非穿透性刻蝕是對頂層硅全刻蝕進行高精度套刻。硅光工藝對刻蝕精度要求較高，2 nm的波導側壁粗糙度會引入2 dB·cm-1的波導傳輸損耗[10]。

在一個調節架上水平放置制作的波導樣品，將輸入光纖和輸出光纖通過六維調節架基本固定在芯片兩側，并調整至光柵耦合器需要的耦合角度。使用1550 nm的激光器作為光源，連接一個偏振控制器。波導樣品的輸入光纖連接偏振控制器輸出端，樣品的輸出光纖接光功率計。調節偏振控制器，確定輸入光為TE模式。通過光功率計確定從偏振控制器輸出的光強為0 dBm。之后進行細對準，通過六維調節架的調節旋鈕將輸出光纖中的光功率調整到最大值，此時光纖的對準位置達到最佳點，即此時光功率計的測量值為輸出光功率，減去輸入的0 dBm可以得到插入損耗。

測得的插入損耗如表1所示。對表1中的數據進行擬合，以占空比為57%的數據為例，100～1000 μm波導的插入損耗從-9.6 dB變化到了-9.5 dB，那么計算出900 μm的傳輸損耗為1.11 dB·cm-1，同理通過1000 μm和10000 μm的數據計算出9000 μm波導的傳輸損耗為-2.56 dB·cm-1，通過長度的加權平均，利用光柵占空比為57%的這一組數據計算出的傳輸損耗為-2.2 dB·cm-1。對其他幾組數據做同樣的處理，條形波導的傳輸損耗平均值為-2.4 dB·cm-1。對脊形波導使用同樣的方法，得出傳輸損耗的平均值為-2.0 dB·cm-1。

表1 不同波導長度和光柵占空比下的插入損耗

3 仿真與結果分析

在FDE仿真軟件中對制造的波導截面形狀一致的條形波導和脊形波導進行仿真測試，仿真軟件使用的是完全忽略內部雜質和缺陷的理想硅材料，即沒有內部散射損耗，并且波導的表面是完全光滑的，即沒有表面散射損耗，因此仿真得到的損耗為模式失配損耗。

通過顯微鏡得到刻蝕工藝制作結構的剖面圖，得知實際工藝中刻蝕產生的側壁角度約為81°。將一個截面底角為81°、高為220 nm、頂寬為500 nm的條形波導和相同寬度的脊形波導導入FDE仿真軟件中，波導的光模式仿真結果如圖3所示?？梢钥吹?，部分電場分布于側壁表面，造成模式和光源的TE0模式不匹配，從而產生損耗。仿真得到的理想條形波導傳輸損耗為-3.0×10-11dB·cm-1，理想脊形波導傳輸損耗為-1.1×10-10dB·cm-1?？紤]到仿真軟件的精度有限，在仿真時網格的劃分等因素會對仿真結果產生一定影響，因此仿真結果僅能說明模式失配損耗所占總體損耗的比例可以忽略不記。

有效折射率是評判光波導傳輸損耗的另一個重要參數，低損耗波導的制作也需要考慮波導寬度對有效折射率的影響。由于仿真難以模擬真實的波導粗糙表面，通常按照光滑波導進行仿真，因此通過對有效折射率的仿真，可以間接反映相同程度的表面粗糙度對表面散射損耗的影響。有效折射率是一個定量描述波導中單位長度相位延遲的量。有效折射率越高，說明波導對光的束縛能力越強，光以倏逝波的形式沿波導表面傳輸的部分越少，相同表面粗糙程度下，表面散射也相對越小。對于220 nm高的理想條形波導，TE0模式光的有效折射率和波導寬度的關系如圖4所示，波導寬度在0.4 μm以內時，波導對光的束縛能力隨波導寬度的減小而急劇下降，波導中在表面傳輸的倏逝波的比例上升，此時表面粗糙程度將加劇光的表面散射，不利于制作低損耗波導。

圖3 條形波導和脊形波導的光模式仿真結果

圖4 220 nm高的條形硅波導的有效折射率和波導寬度的關系

條形波導和脊形波導實驗測試所得的傳輸損耗減去模式失配損耗之后，剩下的損耗還有內部散射損耗和表面散射損耗。由圖3可知，光在波導中能量分布區域基本一致，并且條形波導和脊形波導是在相同襯底上以相同的工藝制作的，內部的雜質和缺陷理論上沒有差別，因此認為條形波導和脊形波導的內部散射損耗相等。脊形波導的側壁面積比條形波導小，因此脊形波導的表面散射損耗低于條形波導[5]，且由于采用同樣的工藝制作，相同側面積下的散射損耗相等，條形波導與脊形波導的表面散射損耗之比等于刻蝕深度之比。

設測得的條形波導傳輸損耗為Ltl，脊形波導傳輸損耗為L'tl，條形波導的模式損耗、內部散射損耗和表面散射損耗分別為Lmo、Lis和Lss，各種損耗之間的關系應滿足：

因此在Lmo、Lt1、L'tl和H、h已知的前提下，可以通過式（1）計算得出Lis和Lss。

對于條形波導，表面散射損耗為-1.42 dB·cm-1，占傳輸損耗的59.2%，這表示主要的光波損耗來自于表面的散射。內部散射損耗為-0.98 dB·cm-1，約占傳輸損耗的40.8%，表明材料中雜質或缺陷較多，這些雜質可能是在SOI襯底的生產過程中引入的，也可能是在光柵生產過程甚至是在測試過程中引入的。脊形波導側壁面積較小，所以表面散射損耗也相對減小，僅為-0.58 dB·cm-1，占脊形波導傳輸損耗的29%，而內部散射損耗占傳輸損耗的71%。本次制作的條形波導的傳輸損耗和脊形波導的傳輸損耗高于目前論文中討論的值，表明制作工藝有待進一步優化。占傳輸損耗較大比例的是內部散射損耗，尤其對于表面散射更低的脊形波導，其占了波導總損耗的71%，這說明本次工藝SOI的頂層硅摻雜濃度過高，或者后續刻蝕工藝對SOI表面硅晶體引入了缺陷。條形波導的表面散射損耗為-1.42 dB·cm-1，這比目前文獻中低損耗波導的總傳輸損耗0.3 dB·cm-1還高[5]，說明刻蝕工藝還有進一步優化的空間。

4 結論

本文通過條形波導和脊形波導的對比測試，以及條形波導測試損耗和FDE仿真損耗的對比，從理論上分析了幾種不同原因的損耗所占總體損耗的具體比例，得知本次直波導的傳輸損耗主要是由波導表面散射和內部散射引起的，為以后如何制造出損耗更低的波導指明了改進方向，如使用更高電阻率的SOI材料來降低SOI中的雜質，在工藝過程中降低溫度變化幅度來降低波導加工過程中引入的缺陷。