2.5D/3D硅基光電子集成技術及應用

歐祥鵬，楊在利，唐 波，李志華，羅 軍，王文武，楊 妍

(中國科學院微電子研究所 集成電路先導工藝研發中心，北京 100029)

0 引 言

從2017到2022年，全球互聯網流量以31%的年復合增長率增長了4倍[1]。隨著流量的激增，數據中心的規模不斷擴大，相應的能源消耗不斷增加。到2030年，全球數據中心的用電量預計將達到3 PWh，最高甚至可能達到8 PWh[2]，相當于80個三峽水電站1年的發電量總和。急劇增長的數據傳輸流量和能源消耗對傳輸系統的帶寬和功耗提出了嚴峻的挑戰。傳統的電子交換技術是基于電子在銅介質中傳導實現的，通?？赏ㄟ^增加輸入/輸出(Input/Output，I/O)接口的數量和提高數據傳輸頻率來提高整體的帶寬密度[3]。但是由于阻容時間常數(Resistive Capacitive(RC)Time Constant)和電學損耗的存在，信道內的衰減和串擾隨著頻率的提高而越發明顯，導致傳輸效率下降，基于電子的數據傳輸系統已無法滿足日益增長的帶寬以及節約能源消耗的需求[4]。

以光子作為信息的載體，實現集成光電子芯片(Electronic-Photonic Integrated Circuit, EPIC)是突破目前電子數據交換系統瓶頸的最有潛力的方案。硅基光電子芯片具有帶寬寬、體積小和功耗低等優點，并且可以利用現有成熟的互補金屬氧化物半導體(Complementary Metal-oxide-semiconductor, CMOS)工藝平臺進行大規模、低成本生產[5-8]。除此之外，硅基平臺還可以與其他多種材料異質集成，例如氮化硅(Si3N4)、鍺(Ge)和磷化銦(InP)[9-12]。經過數十年的發展，硅基光電子器件已經取得了許多突破性的進展，矩形硅波導損耗低于1 dB/cm[13]，氮化硅波導低于0.1 dB/m[14-15]，硅基電光調制器的帶寬超過了110 GHz[16]，鍺硅(GeSi)光電探測器的帶寬達到了265 GHz[17]。2006年，美國Intel和UCSB的John Bowers課題組聯合研發了硅基異質集成的激光器，三五族材料通過直接鍵合方式集成在硅襯底上，再對其進行工藝加工，實現硅基片上激光器，解決了硅基光電子集成芯片(簡稱硅光芯片，SiPho chip)上的光源難題[18]；基于這一重大突破，Intel 在2016年推出了首個基于硅基光電子技術(簡稱硅光技術)的100 Gbit/s光模塊產品，現每年出貨超過百萬只[19]。美國Inphi公司于2017年推出了100 Gbit/s密集波分復用(Dense Wavelength Division Multiplexing, DWDM)數據中心光模塊[20]。此外，Cisco、Broadcom和惠普等國際光通信巨頭也通過收購、自主研發等手段對硅光投入重金進行研發。近年來，國內多家高校、科研院所和企業也紛紛對硅光技術加大研發力度。2021年，國內首款1.6 Tbit/s硅光互連芯片在國家信息光電子創新中心(National Optoelectronics Innovation Center,NOEIC)完成研制[21]。硅光模塊成功應用于數據中心光互連架構中和巨頭公司的不斷涌入，充分證明了硅基光電子集成芯片在光通信市場中的應用價值[22-23]。同時，隨著硅基光電子技術的不斷成熟，其在激光雷達和光計算等領域的應用也越來越受到關注。

本文首先介紹了硅基光電子集成的發展現狀，然后介紹了目前主流的光電集成技術方案，并且回顧了每種技術方案的代表性工作和最新進展，最后展望了2.5D/3D硅基光電集成芯片的潛在應用，包括數據通信、激光雷達、光計算以及生化傳感等。

1 硅基光電子集成發展現狀

隨著近年越來越多研發機構和行業巨頭的加入，硅基光電子芯片以一種爆發式的速度向前發展：集成器件數目和集成速度不斷提高，功耗不斷降低，應用范圍從光通信領域向激光雷達[24-25]、生化傳感器[26]、高性能計算[27]和人工智能[28-29]等領域拓展[30-31]，如圖1所示。圖2展示了包括磷化銦(InP)、硅(Si)、異質集成磷化銦/硅(InP/Si)或異質集成砷化鎵/硅(GaAs/Si)3種平臺上集成的光子器件數量的演變[32]?；诠杌脚_設計和制備光子集成芯片(Photonic Integrated Circuits，PIC)起源于21世紀初，由于硅和二氧化硅的折射率差大，所以硅光器件尺寸非常緊湊。硅基光電子芯片可以利用先進的CMOS工藝進行加工，因此其集成度快速增長，目前硅基平臺單個PIC上的光子器件的數目已經遠遠超過了從80年代就開始發展的InP平臺。InP/Si(或GaAs/Si)異質集成平臺因其可以在硅上集成片上激光器和光放大器在近些年備受關注，集成器件數量也在急劇增加[33]。隨著集成光電子器件數量的不斷增加，光電集成芯片性能在不斷提高，新的挑戰也隨之而來[34-35]。傳統的光電集成芯片的集成方式是PIC和集成電路芯片(Electronic Integrated Circuit, EIC)在同一個二維(2D)平面通過引線鍵合(Wire-bonding)的方式實現光信號和電信號的互連和控制[36]。但是Wire-bonding方式的引線較長，會占用比較大的面積，同時當信號頻率越來越高時，寄生效應越來越明顯，導致芯片的集成密度、帶寬密度和能效明顯下降。2.5D/3D集成(目前也被歸為光電共封裝(Co-packaged Optics, CPO)技術)是縮短互連長度、減小芯片尺寸從而減小寄生效應、提高集成密度和減小功耗的最具潛力的方案之一[37-39]。2.5D集成是將PIC和EIC都通過倒裝鍵合(Flip-chip)的方式集成在轉接板(Interposer)上，并通過Interposer上的金屬布線實現PIC和EIC之間的電學互連，Interposer或硅通孔轉接板(Through-Silicon-Via(TSV)Interposer, TSI)再與下方的封裝基板或印刷電路板(Printed Circuit Board, PCB)相連。3D集成是將PIC直接作為Interposer或TSI，實現和EIC的垂直互連。2.5D/3D集成芯片的尺寸、重量和成本都將下降，功耗也隨之降低[40-41]。圖3展示了硅基光電子集成技術的發展趨勢。

圖1 硅基光電子的應用

圖2 單片PIC在3種不同平臺上集成的光子元件數量隨時間變化的演變[22]

圖3 硅基光電子集成技術的發展趨勢

2 硅基光電子集成技術

硅基光電子芯片的集成結構主要分為以下4種：2D平面光電集成、2.5D光電集成、3D光電集成和單片光電集成，如圖4所示[42]。

圖4 硅基光電集成結構

2.1 2D集成

2D平面光電集成結構如圖4(a)所示，EIC和PIC水平排列封裝在PCB上，采用Wire-bonding的方式實現PIC和EIC的互連互通，最后通過板上芯片封裝(Chips on Board, COB)技術實現 2D 集成。2D集成的優勢在于可以單獨設計制備EIC和PIC，具有很高的靈活性。同時，2D集成封裝工藝比較簡單，目前已得到廣泛商用。但是，EIC和PIC之間的電學互連較長，當傳輸高頻信號時，信號在傳輸過程中會發生明顯的衰減，導致2D集成的光模塊性能下降。此外，由于Wire-bonding所占的面積比較大，導致光模塊整體尺寸和功耗較大。圖5所示為2D集成的硅基光電子芯片。

2009年，Intel實現了具有波分復用(Wavelength division multiplexing,WDM)功能的2D集成硅光發射器(Transmitter)芯片，如圖5(a)所示[43]。該芯片的結構由8個高速馬赫曾德爾電光調制器(Mach-Zehnder Modulator，MZM)陣列、復用器(Mux)和解復用器(DeMux)組成，并且單片集成在同一絕緣體上硅(Silicon-on-Insulator, SOI)襯底上。其中，為了實現高速性能，每一個MZM的行波電極終端阻抗都經過了優化，以減少射頻(Radio Frequency,RF)反射，從而最大程度地保持信號完整性。該發射器采用2D光電集成，光芯片位于整個模塊的中間，兩邊分別是RF信號輸入和熱調控制模塊。光芯片和電芯片通過Wire-bonding的方式實現電學互連，整個模塊尺寸為～8 mm×20 mm。每個信道實現了25 Gbit/s的數據傳輸速率，整個光模塊的數據傳輸能力超過200 Gbit/s，證明了硅光技術將來可以應用于Tbit/s速率級的數據傳輸系統。但是基于馬赫曾德爾干涉儀(Mach-Zender Interferometer,MZI)的光傳輸模塊的體積較大，功耗較高，包括射頻和熱調諧在內的總功率消耗約為2 W。如何減小尺寸，提高集成密度，降低功耗成為硅光芯片未來的重點研究方向。

基于微環諧振器(Microring Resonator, MRR)的調制器因其結構緊湊，驅動電壓低，并且帶寬和MZM相接近，成為了下一代更高帶寬密度、更高集成密度和更低功耗的光互連系統最有前景的解決方案之一[46-49]。但由于微環受溫度的干擾較大，基于微環調制器(Microring Modulatorm,MRM)受環境的影響很大。Li Hao等人利用MRM首次實現了在溫度波動的環境下，傳輸速率能穩定在5×25 Gbit/s的硅光發射器[44]，其結構如圖5(b)所示。2019年，他們在原先的工作基礎上進一步利用MRM實現了112 Gbit/s的四電平脈沖幅度調制(4 Pulse Amplitude Modulation，PAM4)硅光發射機，并且實現了調制器、片上激光器和CMOS 電芯片的共封裝[45]。如圖5(c)所示，光芯片和電芯片在同一個平面上以Wire-bonding實現電學互連，功耗僅為6 pJ/bit。相比基于MZM的硅光發射器功耗得到了明顯的下降。

圖5 2D集成的硅基光電子芯片

近年來，硅基光電子芯片也得到國內許多科研院所和企業的高度重視，圖6所示為高速集成硅光收發芯片。2014年北京大學驗證了100 Gbit/s硅基光收發芯片，集成了偏振分束器、光柵耦合器、光混頻器、調制器和探測器等核心光電器件，如圖6(a)所示[50]。2018年，NOEIC及合作單位聯合研制的首款具有自主知識產權的100 Gbit/s硅基相干光收發芯片，并實現量產[51]。2021年，NOEIC團隊研制出了我國首款1.6 Tbit/s硅基光收發芯片，實現了硅光芯片技術向Tbit/s級的跨越。如圖6(b)所示，單顆硅基光發射芯片和硅基光接收芯片上分別集成了8通道電光調制器和光電探測器，實現了單通道200 Gbit/s PAM4信號傳輸[21]。

圖6 高速集成硅光收發芯片

2.2 2.5D集成

2.5D集成是EIC和PIC都通過flip-chip的方式集成在Interposer上，并通過Interposer上的金屬布線實現PIC和EIC之間的電學互連，Interposer再與下方的封裝基板或PCB相連，其結構示意圖如圖4(b)所示。轉接板可以通過兩種方式與下方的封裝基板或PCB相連，一種是利用Wire-bonding使轉接板連接到下方的封裝基板或PCB，另一種是在轉接板中制備TSV，使其成為TSI，上方的PIC和EIC通過TSI垂直連接到封裝基板或PCB。圖7所示為2.5D集成的硅基光電子芯片。

圖7 2.5D集成的硅基光電子芯片

基于Wire-bonding的2.5D集成技術工藝相對簡單，并且近年來的研究成果展現出了良好的性能。2017年，新加坡微電子所(Institure of Micro Electronics,IME)實現了一個2.5D集成的多通道硅基集成光收發器[38]。電芯片和光芯片倒裝在硅基轉接板上，再通過Wire-bonding與底下的PCB實現互連，如圖7(a)所示。該收發器實現了單通道超過50 Gbit/s的傳輸速率，通過多通道或者多芯片的共封裝，實現了超過400 Gbit/s甚至更高的傳輸速率。2018年，Ari Novack實現了64 Gbaud傳輸速率的集成可調激光器的2.5D集成相干硅光收發模塊[52]。光引擎、驅動電路和跨阻放大器(Trans-impedance Amplifier, TIA)等被封裝到PCB上，該相干硅光收發器如圖7(b)所示，其尺寸僅與1枚一元硬幣相當。

基于TSI的互連使電芯片和光芯片與底下載板實現更短電學互連長度和更高的布線密度[54]。2013年，佐治亞理工大學在玻璃基板上實現了2.5D光電集成芯片[53]。該方案將PIC和EIC倒裝在玻璃基板上，通過在玻璃轉接板上做通孔引出電學信號，其結構示意圖如圖7(c)所示。2020年，Abrams 等人利用在硅轉接板上集成多個PIC和EIC實現了以微盤調制器(Microdisk modulator, MDM)為基礎器件的多通道、多芯片的光模塊，其中每個傳輸信道傳輸速率達到10 Gbit/s，如圖7(d)所示[42, 55]。MDM可以大幅度減小光引擎的尺寸和降低功耗，從而提高集成帶寬密度和能效。

2.5D集成具有電學互連長度短、互連密度高和功耗低等優點，并且可以實現在同一個載板上放置多個PIC和EIC，具有很高的靈活性，可以將更多的功能集成到同一個模塊里。但是2.5D的電學互連長度會比3D集成要長，相應的RC時間常數和電學損耗也會增加。2.5D集成結構被認為是當前技術水平下最合理的集成方案，工藝發展相對成熟，電學互連長度較短，帶寬密度較高，很好地平衡了光模塊的性能、工藝難度和成本。2021年，Broadcom 推出了一款用于數據中心的2.5D集成的光模塊[56]。該模塊采用了光/電共封裝的方案，擁有128條信道，單通道傳輸速率達到200 Gbit/s，整體實現了25.6 Tbit/s的傳輸速率，將光模塊的傳輸速率由百Gbit/s向百Tbit/s邁進。Broadcom公司稱跟現在的光開關相比，采用2.5D/3D光電共封裝的結構可以節約40%的功耗和40%的Cost/bit成本。

2.3 3D集成

3D 集成方案是將PIC直接作為Interposer，與EIC在垂直方向上實現堆疊，實現更短的互連長度、更高的集成密度以及更好的高頻性能，如圖4(c)所示[57]。一般來說，3D光電集成是通過EIC倒裝在PIC的頂部，再從PIC的邊緣引線到PCB上，實現光電集成芯片和封裝基板或PCB的互連。另外，還可以在PIC上直接制備TSV，做成有源光子TSV轉接板(Active Photonic TSI)，將EIC倒裝在PIC上，通過PIC上的TSV與下方封裝基板或PCB實現垂直互連，從而進一步縮短電學互連長度。但是硅基光子器件對折射率變化敏感，在硅光芯片上實現TSV金屬通孔會引入應力，從而改變材料的折射率，需要在設計制備時考慮TSV對光子器件性能的影響[58]。圖8所示為3D集成的硅基光電子芯片。

圖8 3D集成的硅基光電子芯片

近年來，3D光電集成不斷發展，基于第一種方案的3D光電集成芯片越來越成熟。2015年，Finisar Corp.的Gilles Denoyer等人研發出了傳輸速率為56 Gbit/s的一款不歸零碼(Non Return to Zero，NRZ)3D集成硅光收發器，如圖8(a)所示[59]。EIC主要包括了兩個MZM的驅動和兩個發射機和接收機的TIA/限幅放大器(Limiting Amplifier,LA)，通過microbump與下面的PIC相連，封裝好的光模塊總功耗為11.2 pJ/bit。2018年，日本富士通公司驗證了具有3D集成的單通道傳輸速率超過25 Gbit/s的16通道硅光收發器，如圖8(b)[60]所示。在該結構中，一個EIC芯片和一個PIC芯片通過微凸塊(Microbump)/凸塊下金屬(Under Bump Metal，UBM))直接倒裝鍵合，最大限度地減少了EIC和PIC之間的布線長度和寄生電容，并減輕TIA和光電探測器、驅動器和調制器之間電信號的衰減。并且該收發器還利用玻璃轉接板支撐鍵合的EIC和PIC，利用solder bumps實現二者金屬互連并利用Wire-bonding與PCB實現互連。與硅作為轉接板相比，玻璃轉接板的電學損耗更小，但是目前玻璃的加工工藝仍未成熟且玻璃的散熱能力比較差。2021年，哥倫比亞大學的Stuart Daudlin等人利用DWDM實現了64通道的3D集成型的硅光收發器[61]，EIC通過flip-chip鍵合在PIC上，PIC再通過Wire-bonding連接到PCB上，如圖8(c)所示。該收發器利用頻率梳光源實現DWDM和MRM高速調制，180 nm CMOS工藝實現驅動和放大電路，最后通過周期為25 μm的Cu pillar實現PIC和EIC的電學互連。最終利用光電共封裝技術CPO實現光模塊制備，實現面積為0.25 mm2的Tbit/s級數據傳輸速率及高達5 Tbit/s/mm2的集成帶寬密度。利用頻率梳光源實現DWDM和3D集成的方式可以極大地提高光模塊的集成帶寬密度和降低功耗[62-64]。

相比于第一種方案，基于有源硅光TSI的方案能實現更短的電學互連和更高的集成密度，但其實現的難度也更大。2016年，新加坡IME 的Yang Yan等人把TSV轉接板的功能集成到PIC中并解決了TSV和硅光芯片光耦合之間的制備工藝兼容困難以及TSV對光器件性能的影響，如圖8(d)所示[37, 65, 66]。該3D集成模塊中，可調波導陣列光柵(Silicon Arrayed Waveguide Grating, AWG)的調節范圍超過600 GHz，電光調制器帶寬超過20 GHz，光電探測器的帶寬為28 GHz，模塊整體實現了30 Gbit/s的數據傳輸速率。2018年，新加坡IME的Kim等人在SOI硅光芯片中制備TSV，將EIC倒裝鍵合在硅光芯片上，以與PCB進行電互連，該結構如圖8(e)所示[67]。采用硅光TSI的3D集成方案具有緊湊封裝、更小的外形尺寸和更低的RF損耗等優勢，其單通道帶寬能達到50 GHz。2021年，IMEC也報道了自己在硅光TSI方面的研究進展，實現了112 Gbit/s的NRZ傳輸速率，如圖8(f)所示[68]。

2.4 單片集成

單片集成是指在同一個平臺上(比如SOI襯底)同時制備光器件和電器件，兩種器件之間的電學互連通過芯片內部的金屬實現，如圖4(d)所示。單片集成結構因為PIC和EIC在同一個管芯中，PIC和EIC之間的電學互連大大縮短，從而減小了RC時間常數以及電學損耗對信號傳輸的影響，功耗也得到了降低[69]。其次，單片集成結構可以最高效率地利用現有的CMOS工藝平臺，實現低成本的大規模量產[70-71]。圖9所示為單片集成的硅基光電子芯片。

圖9 單片集成的硅基光電子芯片

2006年，Luxtera研發出了世界上第一款單片集成硅光收發器[72]。該收發器采用0.13 μm CMOS工藝，在片上集成了10 Gbit/s硅調制器、高性能的WDM、18 GHz鍺探測器和RF電路和熱調直流控制電路，實現了可用于高速光互連的硅光芯片。封裝好的硅光收發模塊如圖9(a)所示。2015年，IBM利用美國Global Foundry 90 nm工藝技術在硅光平臺上實現了單片集成結構的粗WDM收發器，其結構和測試眼圖如圖9(b)所示[71]。該收發器每個通道都能實現25 Gbit/s的傳輸速率，整體傳輸速率超過100 Gbit/s。同年，美國UC-Berkeley和MIT的研究組研發出了一款集成了7 000多萬只晶體管和850個光子器件的光電子芯片，如圖9(c)[73]所示。該芯片可用于邏輯運算、存儲和通信。該成果證明了硅光芯片可以與現有的微電子芯片相融合，利用光子在信息傳輸方面的優越特性能夠解決電芯片I/O接口所面臨的瓶頸，將來可用于數據中心和超級計算機。2021年，瑞士蘇黎世聯邦理工大學開發了一款基于MRM的單片集成硅光收發器，如圖9(d)[74]，其利用45 nm “zero change” CMOS工藝在僅有0.015 mm2的尺寸上實現了滿足10 Gbit/s所需的所有信號發射和接收器件，芯片帶寬密度高達1.4 Tbit/s/mm2，其功耗僅為1.91 pJ/bit。

雖然單片集成結構的硅基光電集成芯片具有功耗低、尺寸小和封裝簡單等優點，但PIC和EIC的工藝存在一定的差異，想要完全兼容兩種器件需要對電路進行協同設計，對工藝進行協同開發，而整個工藝開發的費用是極其昂貴的。并且由于光器件的工藝節點遠遠落后于電器件，為了單片集成二者，需要在兩種器件性能上做一些妥協。單片集成可以最高程度實現光電融合，但若要高效地將光器件和電器件利用CMOS工藝單片集成于硅基平臺上仍需要學術界和工業界共同努力。表1中列出了基于4種不同硅基光電子芯片集成技術的部分代表性工作。

表1 基于4種不同集成技術的硅光通信芯片

3 2.5D/3D集成硅基光電子芯片的應用

隨著硅光技術的不斷成熟和集成工藝技術的不斷進步，硅光芯片正在向大規模集成方向發展，單個光芯片集成的光子器件的數量增多和集成密度的提高，其功能也愈加多元化，其應用領域也開始從光通信向激光雷達、生化傳感和光計算等領域拓展[79-80]。在硅光芯片中，許多光器件需要外部電路去調控或者驅動，例如調制器、探測器、移相器和光開關等，因此在大規模集成光器件的同時還需要考慮如何將控制電路與硅光芯片集成，最大程度地發揮硅基光電子芯片的集成優勢[22, 81]。而傳統Wire-bonding的光電集成方式已經開始限制硅基光電子大規模集成。

正如前文所述，硅基光電子芯片從傳統的基于Wire-bonding的2D集成向基于Interposer或TSI的2.5D/3D集成發展，以實現更高的集成密度，更小的尺寸，更高的性能以及更低的功耗。在光通信和數據中心的應用中，2.5D/3D集成的硅基光電子芯片的傳輸速率已經從Gbit/s數量級提升到Tbit/s數量級。本節將介紹硅基光電子芯片在激光雷達、生化傳感和光計算中的應用，并展望2.5D/3D集成技術對于這些應用的的潛在優勢。

3.1 激光雷達

激光雷達是自動駕駛的核心器件之一，但是目前無論是機械式還是微機電系統(Micro-Electro-Mechanical System，MEMS)激光雷達的價格都過于昂貴，并且某些性能指標比如探測距離和速度、分辨率和器件尺寸等無法滿足車載激光雷達的性能需求?；诠鈱W相控陣(Optical Phased Arrays, OPA)和調頻連續波(Frequency Modulated Continuous Wave, FMCW)的激光雷達，是目前業內認為未來最有前景的解決方案之一，可以將傳統體積較大、價格昂貴的激光雷達在芯片上實現[82-84]。得益于硅基光電子技術在光通信和光互連方向多年的技術積累，硅基光電子集成平臺是最有希望實現基于OPA的激光雷達的平臺之一[85-87]。圖10所示為基于硅基OPA的激光雷達。

圖10 基于硅基OPA的激光雷達

2009年，根特大學首次在硅基平臺上實現了一維OPA[88]。該OPA在1 550 nm的工作波長實現了2.3 °的橫向掃描范圍，并且通過改變入射波長的辦法實現了14.1 °的縱向掃描范圍。2013年，麻省理工學院的Sun等人實現了第1個二維OPA，其掃描角度為12 °×12 °[89]。隨著學術界和工業界越來越多的研究和投入，基于硅基光電子平臺的激光雷達得以快速發展。除了大規模集成OPA，還需要在芯片上集成驅動電路、控制電路和接收電路，以驅動激光器出射頻率和波長、控制OPA的掃描范圍和實現微弱回波信號檢測。2019年，美國加州大學伯克利分校和麻省理工學院聯合研發了第1款3D集成的FMCW相干激光雷達[90]。如圖10(a)所示，該激光雷達將高靈敏度的相干探測器、OPA和CMOS電路集成在一個芯片里，并且利用300 mm的CMOS 工藝平臺實現。在該工藝平臺中，光子器件使用193 nm 浸沒式光刻技術在300 mm SOI 晶圓上制造，使用65 nm光刻技術在體硅晶圓上制備CMOS電路，然后將PIC和EIC鍵合在一起。緊接著去除SOI 晶圓上的硅襯底，并用氧化通孔(Through-oxide Via, TOV)技術實現光子和 CMOS 器件之間的接觸。該激光雷達最終實現了3.3 cm的掃描精度。此外，激光雷達的感知功能可以與無線空間通信功能集成到同一個芯片中，如圖10(b)所示[91]。該3D集成的硅基激光雷達芯片可以實現約180 m的2D探測距離，約10 m的3D探測距離并且同時具備1 Gbit/s的無線通信能力。在2021年的國際消費電子展(Consumer Electronics Show，CES)上，Mobile Eye推出了基于硅光平臺的集成式FMCW激光雷達，在一個微小的芯片上實現184線掃描[92]。這個模塊集成了激光雷達所需的有源和無源元件及驅動電路，使基于硅光子學的激光雷達在商業化方面邁出了一大步。

對于集成大量需要調控的光器件的激光雷達芯片，2.5D/3D集成技術可以縮短電學互連長度，大大減小光電互連的面積，從而減小激光雷達模塊的尺寸、重量和降低成本。因此，推動硅基2.5D/3D集成技術的發展可以促進更大規模的光電器件的集成，從而實現更高性能的硅基激光雷達芯片。

3.2 光計算

近年來，隨著大數據、云計算、人工智能和圖像識別等技術的發展，對海量的數據進行實時快速處理產生了急切的需求[31, 93]。但隨著晶體管的特征尺寸已經接近摩爾定律的極限，基于傳統微電子芯片的計算機算力已經接近瓶頸。而光子芯片由于光子本身具有傳輸速度高、低功耗和可并行等優點，因此光子計算芯片是實現高性能計算的一個非常有潛力的方案[94-96]。硅基光子計算芯片的主要光學結構包括MRR[97-98]和MZI[95,99]。同時，MRR或者MZI都需要一個匹配的控制電路去實現快速的矩陣操作，例如修改權重等[100]。圖11所示為基于硅基光電子技術的光學神經網絡芯片。2017年，MIT的Shen 等人在硅基平臺上利用56個可編程的MZI實現了光學神經網絡(Optical Neural Networks, ONN)，如圖11(a)所示[95]。研究人員為了驗證其性能，將該芯片應用于元音識別實現了76.7%的準確率，證明了利用硅基光電子芯片實現ONN是可行的。2021年，Feldmann利用CMOS工藝，基于超低損耗的氮化硅波導，在片上集成了光頻梳、16×16的相變材料(Phase-change-material, PCM)記憶矩陣，片上高速調制器和探測器，實現了集成光子硬件加速器，如圖11(b)所示[101]。該加速器可以實現多路并行計算，計算能力高達每秒1012次成績累加計算(Multiply Accumulate，MAC)運算，圖中也展示了其對圖像進行處理的結果。2022年，賓夕法尼亞大學Aflatouni等人在硅基平臺上實現了深度ONN，其器件結構和封裝成品如圖11(c)所示[102]。該芯片直接對光信號進行讀取和處理，避免了將光信號轉換為電信號，并且消除了內存模塊，從而大大加快了對信號處理的速度。該芯片可以在0.5 ns內實現對手寫字母的分類，2類和4類準確率分別高達93.8%和89.8%。

圖11 基于硅基光電子技術的光學神經網絡芯片

但是上述光子計算芯片采用的是外置的電路驅動和激光器，如果能將激光器和驅動電路通過2.5D 或者3D集成的技術集成到計算芯片上，將會大大縮小光子計算芯片的尺寸和降低芯片整體的功耗，從而集成到現有的計算機上。此外，當矩陣越來越大時，所需要的光器件數量也隨之增加，此時通過Wire-bonding等傳統的方式去實現可編程控制電路是不理想的，其所需面積和功耗都會明顯增加。而2.5D/3D集成技術可以在很小的尺寸內實現矩陣操作所需要的控制電路，進而獲得高集成密度的低功耗硅基光子計算芯片。

光計算是目前研究的熱點方向，它與人工智能、腦科學和大數據等行業相關聯，又與傳統的半導體技術、光電集成技術緊密相關，但是目前相關的研究仍處于初步探索階段。推動光計算的發展需要半導體材料技術、微電子技術、光子技術、封裝技術和算法等多學科共同努力，加速軟件與硬件的融合，從而使光計算可以應用于實際，解決目前所面臨的算力瓶頸。

3.3 生化傳感

2019年新冠疫情席卷全球以來，具有生化、健康監測功能的傳感設備出現了巨大的市場需求[103-104]。硅光傳感技術因其具有靈敏度高、尺寸小和多功能集成等優點受到了很大的關注?；诠韫馄脚_的傳感器主要分為兩種，分別是基于光譜和折射率變化。前者是觀察吸收光譜和拉曼光譜的變化[105-106]，而后者主要是基于MRR[107]、MZI[108]或者光子晶體[109]等結構，利用強度或諧振波長的變化將折射率改變提取出來。圖12所示為基于硅基光電子平臺的傳感器。

圖12 基于硅基光電子平臺的傳感器

基于折射率改變型的硅光傳感器具有靈敏度高和分辨率高等優點，但是其自身無法識別特定的待檢測物，需要進行表面功能化修飾。2015年，Genalyte在MRR表面形成生物功能修飾，實現了對多種蛋白質和脫氧核糖核酸(Deoxyribo Nucleic Acid，DNA)的同時檢測，如圖12(a)所示[110-111]?；谠摷夹g，該公司成功實現了在30 min內實現對新冠病毒COVID-19的檢測，并且產業化。但是該傳感器仍依賴于外部的激光器和光譜儀，無法實現微型化和便攜化。2020年，Ruiz-Vega等人提出了一種即時COVID-19 診斷和冠狀病毒監測的納米光子生物傳感器，如圖12(b)所示[104〗。該傳感器基于雙模波導(Bimodal Waveguide,BiMW)，可在30 min內檢測到 aM-fM級別微小濃度的核糖核酸(Ribonucleic Acid,RNA)，其準確度可與基于標準聚合酶鏈式反應(Polymerase Chain Reaction，PCR)的分析儀器相媲美。

基于光譜變化型傳感器具有可“識別”待測物的優點，可用于復雜環境的生化傳感。2017年，IBM實現了首個集成硅光甲烷傳感器，如圖12(c)[26, 112]所示。由于甲烷在1 651 nm波長處有吸收峰，IBM利用先進的CMOS技術在SOI上制備了長達10 cm的波導結構，并且通過倒裝鍵合的方式混合集成了出射波長為1 651 nm的片上激光器和其他光子，并且與外部驅動電路等實現封裝。該硅光傳感器實現了5 ppmv的高靈敏度、0.6 mW的低功耗以及只有0.25k美元的單個價格。在性能接近的前提下，實現了遠遠低于競品的功耗和價格。2021年，Rockley Photonics公司報道了一款可用于血糖、酒精等生物特征進行監測的硅光傳感芯片，如圖12(d)所示[113]。該傳感芯片采用頻率梳光源和片上光譜儀實現對拉曼散射信號的分析，具有精度高、功耗低并且可以集成到可穿戴設備等優點[114-115]。

硅光傳感器近些年取得了非常顯著的進展，已經逐漸開始從實驗室走向大眾消費市場。采用2.5D/3D集成技術將控制電路和分析電路集成到同一個芯片上，可以進一步提高硅光傳感器芯片的集成密度，縮小芯片尺寸和降低功耗。硅光傳感器尺寸的減小和功耗的降低對于內部空間“寸土寸金”和續航能力有限的可穿戴設備具有重要的意義。若能實現2.5D/3D集成的硅光傳感器,將能極大地推動其在可穿戴設備內的實際應用。

除了以上3種應用，硅基光電子芯片還可以用于光量子芯片和量子信息處理等領域，并且已經取得了許多突破性的進展[116-117]，而這些應用需要龐大而復雜的控制電路，因此2.5D/3D硅基光電子集成技術對這些應用的發展有著關鍵的作用。

4 結束語

本文針對2.5D/3D硅基光電集成技術面向數據交換中傳輸帶寬高、傳輸速率快和功耗低等需求，對硅光集成方案進行了介紹和總結。2.5D/3D集成不僅可以縮短光芯片和電芯片之間的互連長度，從而減小寄生效應，提高芯片的集成密度和性能，還可以使芯片封裝的尺寸、重量下降，整體的功耗也隨之減小。此外，回顧了硅基光電子技術在通信、激光雷達、光計算和生化傳感方面的最新進展及其巨大的商業價值。同時，展望了這些芯片的關鍵性能可以利用2.5D/3D硅基光電集成技術得到大幅提升。未來，隨著2.5D/3D硅基光電集成技術的發展，必將推動這些應用向高密度集成、高性能、低功耗和低成本方向發展，從而促進信息社會的進步。