基于PCIe的智能處理系統研究

胡益誠 王樹爭 李碧涵

摘要：隨著航空領域人工智能技術研究的不斷深入，面向開放式機載智能交互場景，人工智能的應用可解決諸多問題。同時，基于飛行決策的及時性、實時性要求，大帶寬、高性能和高效率特性成為智能處理模塊的高速數據傳輸總線的基本要求。鑒于此，提出了一種基于PCIe接口的智能處理系統，該系統基于CPU+FPGA的異構融合結構設計，通用處理節點基于高性能多核CPU設計，提供兩個通用處理節點和兩個智能處理節點，并通過對外通信接口實現外部交互?，F對該智能處理系統的整體架構進行詳細描述，介紹了系統中PCIe總線的工作模式及其內部信號的數據流，并從硬件角度闡述了系統核心電路的設計思路，重點分析了PCIe總線的使用及其優越性。該架構適用于高性能和高效率的智能處理系統，已成功應用于某機載智能處理模塊，對相關領域應用具有一定的參考價值和借鑒意義。

關鍵詞：智能處理；PCIe；高性能多核CPU

中圖分類號：TN709? ? 文獻標志碼：A? ? 文章編號：1671-0797（2024）07-0030-03

DOI：10.19514/j.cnki.cn32-1628/tm.2024.07.008

0? ? 引言

人工智能是集合眾多方向的綜合性學科，在諸多應用領域均取得了顯著成果[1]。隨著航空領域人工智能技術研究的不斷深入，面向開放式機載智能交互場景，人工智能的應用可解決諸多問題。例如智能感知、輔助決策等，可利用人工智能算法對多源傳感器捕獲的海量信息進行快速處理，僅將處理后的感知結果反饋給飛行員，從而降低飛行員的任務負荷；利用人工智能算法開展航路規劃、應激決策等多種智能輔助任務，幫助飛行員做出最優決策?；陲w行決策的及時性、實時性要求，大帶寬、高性能和高效率特性已經成為智能處理模塊的高速數據傳輸總線的基本要求。

PCIe是第三代高性能串行互聯高速總線，它具有傳輸速度快、節點獨享帶寬、可靈活擴展等諸多優點[2]，同時支持PCIe協議交換芯片多端口的特性使其在數據傳輸上打破了以往單一的傳輸方式，將多個具有PCIe接口的設備相互連接，即實現網狀的拓撲結構，使得各掛載的設備可以自由通信[3]。

本文介紹了一種智能處理系統及其硬件設計，該設計以PCIe為主要通信總線，連接處理板卡、智能板卡、FC板卡，PCIe交換芯片作為通信的橋梁，能夠可靠地執行各主從設備間數據互通工作，穩定高效地完成信息收發、通用處理、智能運算等工作，已在航空領域得到了驗證及應用。

1? ? PCIe總線介紹

PCIe總線是目前主流的高速數據傳輸總線，采用由Intel于1997年提出的第3代I/O互聯標準，是一種已得到廣泛應用的成熟總線技術[4]。

PCIe由分層的體系結構組成，由下至上依次為物理層（Physical Layer，PHY）、數據鏈路層（Data Link Layer，DL）、事務層（Transaction Layer，TL）。PCIe總線通過數據包傳送的形式實現數據收發。TLP（Transaction Layer Packet）的包頭用于區分事務種類及確定當前TLP的路由信息等一系列信息[4-5]。傳輸過程中的信息都需以該數據包的格式進行封裝，但其中只有TLP頭與有效數據載荷是由用戶層進行添加的，其余內容由數據鏈路層以及PCIe物理層額外添加至TLP上。PCIe統一的TLP傳輸模式保證了數據傳輸的穩定性和完整性[6]。

PCIe總線采用差分LVDS串行方式進行數據傳輸，由兩對LVDS差分信號線完成一條鏈路的接收和發送。

PCIe通信采用點—點的傳輸技術，能夠為系統內設備安排獨立的通道，充分保障通信帶寬，提高傳輸速率[7]。

同時，PCIe通信可以實現設備的并行工作，數據通道可以根據具體需要配置成×1、×2、×4等線寬，具備很好的靈活性[8]，滿足不同設備不同線寬的通信要求。

2? ? 系統結構

智能處理模塊應用于航空領域的方向可分為感知類智能算法和決策類智能算法，模塊主要根據具體軟硬件需求開展智能處理工作?；谏鲜鰞深悜?，智能處理模塊可提供神經網絡類算法的專用智能處理能力、多線程并行運行的通用處理能力、數據傳輸能力等基礎能力，支撐兩類算法的應用要求。

智能處理模塊提供通信節點、通用計算節點和智能計算節點。通信節點由FPGA和光電器件組成，負責模塊和整機中其他模塊之間的通信互聯；通用計算節點由多核CPU組成，完成復雜通用計算任務；智能計算節點由大規模FPGA組成，提供足夠的計算能力及存儲容量，能夠滿足智能計算處理能力要求。智能處理模塊架構如圖1所示。

模塊內部采用PCIe網絡交換結構，各關鍵節點均連接在PCIe交換網絡上，通過PCIe交換網絡進行模塊間的數據通信。典型應用數據處理流程如下：數據經通信板卡處理后，由PCIe將數據發送給智能板卡的處理內核，處理內核進行響應和資源管理，并將數據轉發給智能板卡的邏輯資源進行智能計算，計算結果返回給通用處理器芯片進行處理，最后結果經通信板卡發出。

3? ? 硬件設計

智能處理模塊主要由智能、處理、通信三個板卡組成。智能板卡包括兩個智能處理器+FPGA，主要實現深度神經網絡加速處理以及通信板卡的配置和管理；處理板卡設計兩個CPU處理器，主要實現復雜通用計算任務；設計一個PCIe交換芯片，用于模塊內部各節點之間高速通信；通信板卡采用FPGA實現通信邏輯，實現對外通信。

智能處理模塊的內部通信主要由PCIe總線完成，通過PCIe交換電路實現專用智能節點掛接通信節點，以及智能計算節點和通用計算節點之間互聯。PCIe交換功能電路可采用PEX8748芯片實現，PEX8748是一個12端口、48線PCI Express 3.0的總線交換機，單通道最高可支持8.0 GT/s的通信速率。

PEX8748可實現多種配置模式，能夠根據具體需求自由設置為上下行模式及多種端口組合，如圖2所示。

PEX8748會檢測STRAP_TESTMODE0[0：2]來確定運行模式，其中[0，0，0]為BASE MODE，具體設置為BASE MODE，即一主多從的模式；PEX含有3個station，每個station含16lane，由STRAP_STN[0：2]_PORTCFG[0：1]進行端口數目與寬度配置。

智能處理模塊中PEX8748配置多個4x通道，用于連接通用處理節點、智能計算節點和通信節點，如圖3所示。

其中智能計算節點接PEX8748的RC上行端口，另一個智能計算節點、通用處理節點和通信節點接PEX8748的EP下行端口。通用計算節點和智能計算節點接口線速率配置為5 Gb/s，通信節點線速率配置為2.5 Gb/s。

4? ? 系統測試

在實際應用中，重點測試系統內部的6個PCIe節點的通信功能，對各個節點之間是否能夠傳輸及傳輸的正確性進行驗證。

具體測試方法為：

1）測試設備向CPU發送“PCIe配置測試”指令，隨后測試設備接收各節點發送的PCIe鏈路狀態及線寬寄存器結果，各寄存器參數讀取與預期一致，說明節點配置正常。

2）CPU通過PCIe接口將數據發送至另一個CPU的BAR空間，然后從BAR空間中將數據讀回，對比發送數據和讀回數據是否一致，如一致則測試通過。

3）CPU針對通用計算節點及智能計算節點“PCIe接收通信測試”指令，進行PCIe的Direct IO包的讀寫測試，在1 s時間內連續進行讀訪問，測試PCIe的讀訪問帶寬，并將帶寬發送給測試設備判斷讀訪問帶寬是否合格。

4）CPU針對通用計算節點及智能計算節點“PCIe接收通信測試”指令，進行PCIe的Direct IO包的讀寫測試，在1 s時間內連續進行寫訪問，測試PCIe的寫訪問帶寬，并將帶寬發送給測試設備判斷寫訪問帶寬是否合格。

5? ? 結束語

本文提出了一種基于PCIe接口的智能處理系統，該系統基于CPU+FPGA的異構融合結構設計，通用處理節點基于高性能多核CPU設計，提供兩個通用處理節點和兩個智能處理節點，并通過對外通信接口實現外部交互。系統通過PCIe交換電路完成內部數據通信，通用計算節點和智能計算節點接口線速率配置為5 Gb/s。該系統為應用于航空領域的人工智能系統，可實現飛行過程中的智能感知、輔助決策等任務。

文中對該智能處理系統的整體架構進行了詳細描述，介紹了系統中PCIe總線的工作模式及其內部信號的數據流，并從硬件角度闡述了系統核心電路的設計思路，重點分析了PCIe總線的使用及其優越性。

該架構適用于高性能和高效率的智能處理系統，已成功應用于某機載智能處理模塊，對相關領域應用具有一定的參考價值和借鑒意義。

[參考文獻]

[1] 呂偉，鐘臻怡，張偉.人工智能技術綜述[J].上海電氣技術，2018，11（1）：62-64.

[2] 洪暢，翟棟梁，丁志輝.一種基于PCIE總線的高性能數據傳輸架構設計[J].現代電子技術，2023，46（21）：6-10.

[3] 畢城，元永紅.基于PCIe總線的多處理器數據交換技術[J].電子科技，2017，30（7）：118-120.

[4] 李勝藍，姜宏旭，符煒劍，等.基于PCIe的多路傳輸系統的DMA控制器設計[J].計算機應用，2017，37（3）：691-694.

[5] 趙珊珊.PCIE高速數據傳輸系統設計[J].電腦知識與技術，2017，13（4）：32-33.

[6] 王帥，李念強，許惠翔.基于Altera IP核的FPGA PCIE接口設計[J].工業控制計算機，2017，30（2）：41-42.

[7] 王元強，聶云杰，朱孟江，等.一種基于FPGA的PCIe總線高速異步傳輸系統[J].單片機與嵌入式系統應用，2018，18（8）：62-64.

[8] 鄒昀辛，吳楫捷，王偉，等.基于PCIe總線多主互連系統的設計與實現[J].計算機工程與設計，2017，38（9）：2314-2318.

收稿日期：2023-12-19

作者簡介：胡益誠（1992—），男，浙江江山人，碩士研究生，工程師，研究方向：嵌入式硬件設計、計算機應用。

王樹爭（1984—），男，陜西西安人，碩士研究生，高級工程師，研究方向：嵌入式硬件電路設計、計算機系統結構等。

李碧涵（1993—），女，四川成都人，碩士研究生，工程師，研究方向：嵌入式計算機設計。