基于HyperLynx的電信號串擾仿真分析

王強 王楊 趙目龍 婁立新 王祎帆

【摘要】在高速數字電路中，電信號串擾是影響信號完整性的一個主要因素。針對近端電信號串擾噪聲和遠端電信號串擾噪聲進行理論建模，借助信號完整性仿真工具HyperLynx進行仿真分析，研究攻擊線與受害線的間距、耦合長度、信號線到參考平面的介質層厚度、信號上升沿及下降沿速率對于電信號串擾的影響。仿真結果表明：合理的設計可以有效抑制電信號串擾，進而提高電路信號完整性。

關鍵詞：高速電路；HyperLynx；信號完整性；電信號串擾；仿真；

中圖分類號：U464.12+3? ?文獻標志碼：A? DOI： 10.19822/j.cnki.1671-6329.20220255

Simulation Analysis of Electrical Signal Crosstalk Based on HyperLynx

Wang Qiang， Wang Yang， Zhao Mulong， Lou Lixin， Wang Yifan

（Global R&D Center， China FAW Corporation Limited， Changchun 130013）

【Abstract】 In high-speed digital circuits， electrical signal crosstalk is one of the main factors affecting signal integrity. The theoretical model of the near end electrical signal crosstalk noise and the far end electrical signal crosstalk noise is established in this paper， and some parameters affecting electrical signal crosstalk are simulated by using the signal integrity simulation tool HyperLynx， such as the distance between aggressor line and victim line， the coupling length， the thickness of dielectric layer from the signal line to reference plane and the rates of rising as well as falling edges of signals. The simulation results show that the reasonable design can effectively suppress the electrical signal crosstalk and improve the signal integrity of the circuit.

Key words： High-speed circuit， HyperLynx， Signal integrity， Electrical signal Crosstalk， Simulation

縮略語

EMMC? ? Embedded Multi Media Card

DDR4? ? Double Data Rate 4th-generation Synchronous

Dynamic Random-access Memory

PCB? ? ? Printed Circuit Board

IFC? ? ? Intelligent Front Camera

SOC? ? System on Chip

IBIS? ? Input/Output Buffer Information

Specification

NEXT? Near End Crosstalk

FEXT? Far End Crosstalk

0 引言

隨著自動駕駛、智能座艙技術的快速發展，嵌入式多媒體卡（Embedded Multi Media Card，EMMC）、雙倍數據速率第4代同步動態隨機存取內存（Double Data Rate 4th-generation Synchronous Dynamic Random-access Memory，DDR4）等高速存儲芯片在汽車上得到了大規模應用。傳統汽車電子控制器通常處理的是一些低頻、大功率信號，例如發動機控制器中噴油和點火信號。在傳統印刷電路板（Printed Circuit Board，PCB）設計中主要考慮信號通流能力、散熱因素。智能網聯汽車電子控制器中包含有大量的高速信號，例如智能前視攝像頭（Intelligent Front Camera，IFC）控制器中系統芯片（System On Chip，SOC）與DDR4的數據交互信號，通訊速率可以達到2 666 Mbit/s。在此類控制器的PCB設計過程中，必須考慮信號完整性的問題，否則控制器可能無法正常工作。

伴隨著PCB尺寸縮小和信號通訊速率不斷提升，電信號串擾對于電路可靠性影響愈發嚴重[1-4]。電信號串擾是影響信號完整性的一個重要因素。

本文針對于近端電信號串擾和遠端電信號串擾進行理論建模分析。在此基礎之上，通過仿真工具HyperLynx對攻擊線與受害線之間的間距、耦合長度、信號線到參考平面介質層厚度、信號上升沿和下降沿速率進行詳細仿真分析，研究上述參數對于電信號串擾的影響。

1 電信號串擾形成機理

信號在傳輸線中傳遞時，會在其周圍產生相應的電場和磁場[5-11]。電信號串擾指的是能量從一根傳輸線通過寄生電容和寄生電感耦合到另外一根相鄰傳輸線的現象。其中，寄生電容產生的耦合稱為容性耦合，寄生電感產生的耦合稱之為感性耦合[12-14]。

1.1 容性耦合

圖1為容性耦合的等效電路示意圖。假設攻擊線和受害線都為均勻傳輸線，且兩根傳輸線的寄生電容與寄生電感均勻分布在整段傳輸線上。攻擊線上的信號為上升沿信號，穩定電壓為VS。攻擊線驅動端輸出阻抗為0，攻擊線負載端阻抗為Z0。受害線驅動端和負載端都進行端接，且端接阻抗為Z0。Cm為兩根傳輸線單位長度的互容。

針對于受害線上一小段傳輸線ΔX，由基爾霍夫電流定律可得：

[VBCZ0+VFCZ0=Cm×ΔX×dVSdt]? ? ? ? ? ? ? ?（1）

式中：VBC為受害線上傳向近端的容性耦合電壓，VFC為受害線上傳向遠端的容性耦合電壓。

由于受害線上的阻抗處處相等，且寄生電容感生出來的電流，一半流向近端，一半流向遠端。那么，可得：

[VBC=VFC=12×Cm×ΔX×dVSdt]? ? ? ? ? ? ? （2）

若信號上升沿為線性的，且兩根傳輸線的耦合長度一定，那么由式（2）可得近端容性耦合電信號串擾為：

[VNEXTC=12×12×Cm×υ×Tr×VSTr]? ? ? ? ? ? ?（3）

式中：υ為攻擊線上信號的傳播速度，Tr為攻擊線上信號上升沿時間。

式（3）可以簡化為：

[VNEXTC=14×Cm×υ×VS]? ? ? ? ? ? ? ? ? ? （4）

由式（2）可得遠端容性耦合電信號串擾為：

[VFEXTC=12×Cm×LT×VSTr]? ? ? ? ? ? ? ? ? ? （5）

式中：LT為兩根傳輸線的耦合長度。

針對于近端容性耦合電信號串擾，當攻擊線上有上升沿信號出現時，受害線上的感生電流會以一個恒定的速度向近端移動。當兩根傳輸線的耦合長度小于飽和長度時，近端容性耦合的電壓值會隨著耦合長度的增加而變大。其中，飽和長度Lensat為：

[Lensat=υ×Tr]? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ?（6）

當兩根傳輸線的耦合長度大于飽和長度時，近端容性耦合電壓值會達到一個穩定值，不再繼續增加。當變化的信號達到攻擊線的負載端時，受害線上不再有新的感生電流產生，但還會有電流傳向受害線的近端，且持續時間為TD，其中TD為攻擊線上變化的上升沿信號從驅動端到負載端的傳輸延遲。受害線上的近端容性耦合電壓變化曲線如圖2所示。

針對于遠端容性電信號串擾，當攻擊線上的上升沿信號到達負載端時，才會在受害線的遠端產生電信號串擾電壓噪聲，且該噪聲的持續時間等于攻擊線上信號的上升沿時間Tr。受害線上的遠端容性耦合電壓變化曲線如圖3所示。

綜上所述，針對于近端容性耦合電信號串擾而言，其會在受害線的近端產生一個寬信號，且信號的寬度會隨著耦合長度的增加而增加。針對于遠端容性耦合電信號串擾而言，會在受害線的遠端產生一個窄脈沖信號，且信號的幅值會隨耦合長度的增加而增加。

1.2 感性耦合

圖4為感性耦合的等效電路示意圖，其中攻擊線上的電流為IS，Lm為兩根傳輸線單位長度的互感。

針對于受害線上的一小段傳輸線ΔX，由基爾霍夫電壓定律可得：

[VBL=Lm×ΔX×dISdt+VFL]? ? ? ? ? ? ? ? ? ?（7）

式中：VBL為受害線上傳向近端的感性耦合電壓，VFL為受害線上傳向遠端的感性耦合電壓。

其中：

[VBLZ0=-VFLZ0]? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ?（8）

[IS=VSZ0]? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ?（9）

將式（8）和式（9）帶入式（7）中可得：

[VBL=12×LmZ0×ΔX×dVSdt]? ? ? ? ? ? ? ? ?（10）

[VFL=-12×LmZ0×ΔX×dVSdt]? ? ? ? ? ? ? ? （11）

若信號上升沿為線性，且兩根傳輸線的耦合長度一定，那么由式（10）可得近端感性耦合電信號串擾為：

[VNEXTL=14×LmZ0×υ×VS]? ? ? ? ? ? ? ? ? （12）

遠端感性耦合電信號串擾為：

[VFEXTL=-12×LmZ0×LT×VSTr]? ? ? ? ? ? ? ? ?（13）

針對于近端感性耦合電信號串擾，其與近端容性耦合電信號串擾近似。當兩根傳輸線的耦合長度小于飽和長度時，近端感性耦合的電壓值會隨著耦合長度的增加而變大。當兩根傳輸線的耦合長度大于飽和長度時，近端感性耦合電壓值會達到一個穩定值。受害線上的近端容性耦合電壓變化曲線如圖5所示。

針對于遠端感性電信號串擾，當攻擊線上的上升沿信號到達負載端時，才會在受害線的遠端產生電信號串擾電壓噪聲，且該噪聲的持續時間等于攻擊線上信號的上升沿時間Tr。但遠端感性電信號串擾和遠端容性電信號串擾的耦合電壓方向相反。受害線上的遠端感性耦合電壓變化曲線如圖6所示。

綜上所述，針對于近端感性耦合電信號串擾而言，其會在受害線的近端產生一個寬信號，且信號的寬度會隨著耦合長度的增加而增加。針對于遠端感性耦合電信號串擾而言，其會在受害線的遠端產生一個窄脈沖信號，且信號的幅值會隨耦合長度的增加而增加。

1.3 近端電信號串擾

針對于近端電信號串擾而言，容性電信號串擾和感性電信號串擾同時存在。由1.1和1.2小節可得：

[VNEXT=VNEXTC+VNEXTL]? ? ? ? ? ? ? ? ? ? （14）

將式（4）和式（12）帶入式（14）中：

[VNEXT=14×Cm×υ×VS+14×LmZ0×υ×VS]? ? ? （15）

由傳輸線的基本理論可知：

[υ=1L0×C0]? ? ? ? ? ? ? ? ? ? ? ? ? （16）

[Z0=L0C0]? ? ? ? ? ? ? ? ? ? ? ? ? ? ? （17）

將式（16）和式（17）帶入式（15）中可得：

[VNEXT=14×VS×CmC0+LmL0]? ? ? ? ? ? ? ? （18）

從式（18）中可以得知，近端電信號串擾的幅值與傳輸線間互感和互容強相關。

1.4 遠端電信號串擾

針對于遠端電信號串擾而言，容性電信號串擾和感性電信號串擾也同時存在。由1.1和1.2小節可得：

[VFEXT=VFEXTC+VFEXTL]? ? ? ? ? ? ? ? ? ? （19）

將式（5）和式（13）帶入式（19）中：

[VFEXT=12×Cm×LT×VSTr-12×LmZ0×LT×VSTr]? ?（20）

將式（16）和式（17）帶入式（20）中可得：

[VFEXT=12×TD×VSTr×CmC0-LmL0]? ? ? ? ? （21）

式中：TD為信號在攻擊線上的傳輸延遲。

從式（21）中可以得知，當Cm/C0等于Lm/L0時，遠端容性電信號串擾與遠端感性電信號串擾互相抵消。此外，遠端電信號串擾的幅值與信號在攻擊線上的傳輸延遲TD和攻擊線上信號上升沿時間強相關。

2 電信號串擾仿真分析

將針對攻擊線與受害線的間距、耦合長度、信號線到參考平面的介質層厚度、信號上升沿和下降沿的速率參數進行仿真分析。仿真工具為Mentor Graphics旗下的信號完整性仿真工具HyperLynx，軟件版本為VX.2.6。

圖7為電信號串擾仿真在HyperLynx軟件中的示意圖，其中U1.1為攻擊線的輸出緩沖器，TL1為攻擊線的傳輸線，R1為攻擊線的負載電阻，TL2為受害線的傳輸線，R2為受害線的源端電阻，R3為受害線的負載電阻。仿真中，R1=63.0 Ω、R2=63.0 Ω、R3=63.0 Ω。

2.1 攻擊線與受害線間距

仿真中，將TL1和TL2線設定為寬度為0.15 mm的頂層走線，兩根傳輸線的耦合長度TC為76.20 mm，線與線的間距TS從0.15 mm拉大到0.30 mm，每次仿真間距步長為0.05 mm。

從圖8中可以看到，隨著兩根傳輸線間距的增大，近端電信號串擾的峰值在逐步下降。當兩根傳輸線的間距為0.15 mm時，近端電信號串擾的峰值為191.20 mV。當兩根傳輸線的間距為0.30 mm時，近端電信號串擾的峰值為81.50 mV。通常，兩根傳輸線的互感和互容會隨著傳輸線間距的減小而變大。上述近端電信號串擾的電壓變化趨勢與式（18）理論分析一致。

從圖9中可知，隨著傳輸線間距的增大，遠端電信號串擾的峰值逐漸減小。當兩根傳輸線的間距為0.15 mm時，遠端電信號串擾的峰值為-69.04 mV。當兩根傳輸線的間距為0.30 mm時，遠端電信號串擾的峰值為-92.37 mV。

2.2 耦合長度

仿真中，將TL1和TL2線設定為寬度為0.15 mm的頂層走線，兩根傳輸線邊與邊的間距為0.20 mm，耦合長度從25.40 mm增大到152.40 mm，每次仿真耦合長度的步長為25.40 mm。

圖10為不同耦合長度下的近端電信號串擾電壓波形。從圖10中可以看到，當兩根傳輸線的耦合長度在25.40～76.20 mm之間時，隨著耦合長度的增加，近端電信號串擾電壓的峰值逐漸增加。此時，傳輸線的耦合長度小于飽和長度。當兩根傳輸線的耦合長度在101.60～152.40 mm之間時，近端電信號串擾電壓的峰值不再變化，達到一個穩定數值。此時，傳輸線的耦合長度大于飽和長度。此外，隨著兩根傳輸線耦合長度的增加，近端電信號串擾噪聲的持續時間也隨之增加。

圖11為不同耦合長度下的遠端電信號串擾電壓波形。從圖11中可以看到，隨著兩根傳輸線耦合長度的增加，遠端電信號串擾的峰值電壓從-27.98 mV增加到-170.61 mV。但遠端電信號串擾噪聲的持續時間并不會隨著耦合長度的增加而增加。

2.3 信號上升沿和下降沿速率

仿真中，將TL1和TL2線設定為寬度為0.15 mm的頂層走線，兩根傳輸線邊與邊的間距為0.20 mm，耦合長度為76.20 mm。設定驅動端的信號為上升沿信號。

通過查看驅動端U1.1的輸入/輸出緩沖器信息規范（Input/Output Buffer Information Specification，IBIS）模型，可得當信號上升沿速率為典型值（Typical）時，在0.34 ns內電壓變化為1.53 V，電壓變化率為4.50 V/ns；當信號上升沿速率為快速（Fast）時，在0.26 ns內電壓變化為1.75 V，電壓變化率為6.72 V/ns；當信號上升沿速率為慢速（Slow）時，在0.53 ns內電壓變化為1.25 V，電壓變化率為2.36 V/ns。

從圖12中可得，隨著驅動端信號上升沿的變緩，近端電信號串擾和遠端電信號串擾噪聲的峰值也隨之下降。當信號上升沿速率為Fast時，近端電信號串擾的電壓峰值為161.51 mV，遠端電信號串擾的電壓峰值為-123.53 mV。從式（21）可知，遠端電信號串擾的電壓峰值與信號上升沿/下降沿的時間成反比，即上升沿和下降沿時間越短，遠端電信號串擾的電壓峰值越大，仿真結果與理論公式推導一致。

2.4 信號線到參考平面的厚度

仿真中，將TL1和TL2設定為頂層走線，兩根傳輸線邊與邊的間距為0.20 mm，耦合長度為76.20 mm。信號線到參考平面的介質層厚度Tt分別為0.07 mm、0.10 mm和0.12 mm。為保證傳輸線的阻抗為63 Ω，在上述介質層厚度的情況下，走線寬度分別為0.08 mm、0.12 mm和0.15 mm。

從圖13中可以看出，隨著信號線到參考平面介質層厚度的增加，電信號串擾噪聲的峰值也隨之增加。圖14為不同介質層厚度下的電力線和磁力線分布圖。當介質層厚度Tt為0.07 mm時，電信號串擾噪聲峰值最小，此時，近端電信號串擾的噪聲峰值為77.69 mV，遠端電信號串擾的噪聲峰值為-62.10 mV，信號線與參考平面間電力線分布較為密集，信號線與信號線間的電力線分布較為稀疏，表征信號線與參考平面間的耦合較強，信號線與信號線間的耦合較弱。當介質層厚度Tt為0.12 mm時，電信號串擾噪聲峰值最大，此時，近端電信號串擾的噪聲峰值為138.77 mV，遠端電信號串擾的噪聲峰值為-85.45 mV，信號線與參考平面間電力線分布較為稀疏，信號線與信號線間的電力線分布較為密集，表征信號線與參考平面間的耦合較弱，信號線與信號線間的耦合較強。

3 結束語

抑制電信號串擾是保證信號完整性的一個重要手段。本文對兩根傳輸線間的近端電信號串擾和遠端電信號串擾進行詳細的理論建模，并通過信號完整性軟件HyperLynx進行仿真分析。仿真結果表明，攻擊線與受害線間距、耦合長度、信號上升沿和下降沿速率、信號線到參考平面的厚度都會對電信號串擾噪聲產生影響。在實際PCB設計中，應通過合理的疊層設計、走線來抑制電信號串擾，從而提高控制器可靠性。此外，高速電路工程師可以通過仿真來確定走線的約束條件，進而提高PCB設計效率和一次打板成功率。

參 考 文 獻

[1] 李成， 程曉宇， 畢篤彥， 等. 基于HyperLynx的高速DSP系統信號完整性仿真研究[J].電子器件， 2009， 32（2）： 445-451.

[2] 楊華， 陳少昌， 朱鳳波. 高速數字電路PCB中串擾問題的研究與仿真[J]. 電光與控制， 2012（3）： 94-98.

[3] 袁為群， 宋建遠， 陳世榮. 基于信號完整性的高速PCB優化設計與研究[J]. 廣東工業大學學報， 2019（6）： 74-79.

[4] 張健. 高速數字電路中串擾計算的簡化公式[J]. 南京工程學院學報： 自然科學版， 2008， 6（1）： 21-26.

[5] 付兆靜. 基于HyperLynx的PCB板信號完整性分析[D]. 哈爾濱： 哈爾濱工程大學.

[6] 李軼敏. 高速電路的信號完整性分析[D]. 南京： 南京航空航天大學， 2008.

[7] 李千. 高速PCB設計中串擾與反射的研究[D]. 哈爾濱： 哈爾濱工程大學， 2016.

[8] 朱亞地. 高速PCB信號反射及串擾仿真分析[D]. 西安： 西安電子科技大學， 2012.

[9] EAKHWAN S， JEONGH. A Wide-Band Passive Equalizer Design on PCB Based on Near-End Crosstalk and Reflections for 12.5 Gbps Serial Data Transmission[J]. Microwave and Wireless Components Letters， 2008， 18（12）： 794-796.

[10] SONG E， CHO J， KIM J， et al. Modeling and Design Optimization of a Wideband Passive Equalizer on PCB Based on Near-End Crosstalk and Reflections for High-Speed Serial Data Transmission[J]. IEEE Transactions on Electromagnetic Compatibility， 2010， 52（2）： 410-420.

[11] 王祎帆， 王楊， 王強， 等. 基于HyperLynx的高速電路端接技術仿真研究[J]. 汽車文摘， 2020（5）： 53-58.

[12] GREEN L. Understanding the Importance of Signal Integrity[J]. Circuits & Devices Magazine IEEE， 1999， 15（6）： 7-10.

[13] GOYAL R. Managing Signal Integrity [PCB design][J]. IEEE Spectrum， 1994， 31（3）： 54-58.

[14] NOVAKI. Modeling， Simulation， and Measurement Considerations of High-speed Digital Buses[J]. IEEE Transactions on Instrumentation and Measurement， 1992， 41（6）： 147-151.

（責任編輯 梵鈴）

【作者簡介】

王祎帆（—），中國第一汽車股份有限公司研發總院，工程師，研究方向為高速電路設計及SI/PI仿真。

E-mail：wangyifan@faw.com.cn