透過專利看微處理器的技術發展（十）

徐文苑　武曉島　謝學軍

摘要:在對幾個重要EDA公司關于低功耗相關專利的調研基礎上,本文分析了EDA行業的主要公司Cadence、Synopsys、Magma的低功耗技術,著重分析了Cadence的相關專利,包括申請年代與UPC分類,為了解EDA中的低功耗技術,進行產品研發提供線索和思路。

關鍵詞:專利文獻;EDA工具;低功耗

1引言

隨著超深亞微米技術和系統芯片技術的日益成熟,便攜式電子產品獲得了迅猛的發展和快速的普及,開發周期也越來越短,對開發和生產成本的制約也日趨嚴格,對性能要求也越來越高。便攜和無線通訊消費電子設備的功耗考慮已經成為很多產品規范的主要考慮因素。即便是有線設備以及在過去電池電力不成問題的其它產業領域,封裝、穩定性和冷卻成本也使得功耗成為更小尺寸工藝中的突出問題。特別是當設計轉向90 nm以下工藝節點之后,功耗管理成為整個設計和制造鏈中的一個重要考慮。

功耗問題在集成電路設計中并不是一個新問題。從早期雙極型晶體管的廣泛使用到如今CMOS電路成為集成電路設計的主流,功耗一直是促成集成電路變革和發展的主要原因之一,但是當工藝節點進入90nm后,晶體管在亞閾值區的漏電流問題日益凸現,CMOS靜態功耗驟增,功率管理開始成為一個重要的考慮因素。當工藝節點不斷減小,即進入45nm以后,柵極氧化層厚度越來越薄,柵極漏電流增加,漏電流現象更加嚴重,功耗也會因此陡增。CMOS電路的低功耗優勢面臨著挑戰,功耗又一次成為了阻礙集成電路持續發展的問題所在。

目前來看似乎還沒有一種新的工藝可以馬上解決低功耗的問題,電路結構、流水線、存儲系統、總線、并行處理、編譯、操作系統以及算法和應用程序設計等方面,都需要考慮降低功耗的方法。這就迫使業界必須從集成電路的設計初期就開始采用低功耗設計技術。但是現在產品設計的時間短,上市時間(time to market)緊迫,而這一重要因素能決定產品成敗,因此最好在設計早期進行有效的功率評估,借助有效的EDA工具來完成低功耗設計能保證面市時間。因此下面我們就對幾家重要的EDA生產商的技術及專利進行分析。

2EDA中的低功耗技術及專利

由于設計上的復雜度及缺乏EDA自動化手段的原因,長期以來設計師只能采取手工分析的方法來解決功耗問題,這樣的方法由于缺乏靈活性,使得效率低下,上市時間長,芯片故障風險高,功耗及性能之間難以權衡。因此借助于EDA工具來完成自動化設計是非常必要的。

Cadence、Synopsys、Magma這幾家公司的產品在EDA行業內占據有主導地位,他們的低功耗解決方案各有異同,在EDA工具的低功耗的相關專利中,Cadence公司的數量最多,其次是Synopsys和 Magma。其中Cadence公司在低功耗技術上共有34件專利,Synopsys共有5件低功耗專利,這包括被它收購的Synplicity和Avanti的低功耗專利,Magma是近幾年興起的EDA公司,但是唯一一家為客戶提供數字 IC 熱分析工具的供應商,該工具集成在Blast-Rail產品中,相關專利共有4件。本文將主要以Cadence的34件低功耗專利為樣本來分析EDA工具的低功耗技術解決方案的發展。

3Cadence 的低功耗技術與專利

3.1 Cadence的低功耗技術

Cadence 的 低功耗解決方案(Low-Power Solution)是第一套完整的低功耗芯片設計、驗證和實現的解決方案。而Cadence也成為首家能向設計師提供在寄存器傳輸級自動實現低功耗技術的解決方案的EDA公司,并保證能夠在驗證、前端實現和物理實現步驟的全過程使用一個通用的格式正確執行(如圖1所示),它能滿足設計工程師在較短的設計周期內追求低功耗的迫切要求,同時通過極高的測試覆蓋率保證產品質量。這種解決方案可以看做一個集成環境。其中,Cadence的“Power Forward Initiative,PFI”工具通過使用CPF格式來實現低功耗設計。CPF是在設計過程初期詳細定義節約功耗技術的標準化格式,從設計到驗證再到實現均可標識,從而保證了整個流程的一致性。該解決方案既避免了費時費力的人工操作,也大大降低了與功耗相關的芯片故障,并在設計過程初期提供功耗的可預測性,促進了IP復用。而基于SystemVerilog的“開放式驗證方法學(Open Verification Methodology,OVM)”是Cadence最新一代的高速硬件加速與模擬技術,Cadence Incisive功能驗證及Encounter數字IC設計平臺等,都是Cadence低功耗解決方案的重要組成部分。CPF是可在設計初期詳細定義功耗架構的標準化格式,因此在設計流程初期就可提供功耗的可預測性,這對降低日益增長的設計成本及流片一次成功非常有利。將這種方法應用于低功耗設計,能降低風險,將手動調整的需要降到最低,使用強勁的驗證方法,設計團隊可以消除源自功能和結構缺陷的芯片故障風險,帶來更高的效率和更短的上市時間,主要是指通過在流程中減少迭代次數,并控制芯片的重新投片,設計團隊可以有效解決上市時間問題。還有就是改進的芯片質量(QoS):通過流程初期易于使用的“假設”探索,設計師可以確定最理想的功率結構,以實現目標規格。隨后,實現流程中的優化引擎能夠對時序、功率和面積目標進行最適當的權衡。

從2007年伊始,圍繞針對低功耗IC設計的標準,兩大EDA陣營就展開了激烈競爭。一方是由Cadence公司開發,Si2(Silicon Integration Initiative)的低功耗聯盟(LPC)管理的CPF;而另一方則是由Synopsys、Mentor Graphics和Magma Design Automation公司支持的UPF。UPF和CPF都允許用戶在整個RTL-to-GDSII設計流程中定義功率設計意圖和約束條件,并且二者的實現方法也非常相似。

3.2 Cadence早期的低功耗專利

通過使用數據庫檢索得到Cadence降低功耗的專利共有34件,圖2為Cadence公司的低功耗設計專利的申請年份分布圖,以1999年為界限將專利分為兩個階段,在1999年之前僅有三件低功耗的專利;從1999年開始,關于低功耗專利的數量開始增加,除2004年以外,幾乎每年都有一定數量關于低功耗的專利,到了2006年,僅是EDA中低功耗技術的專利數量就達到8件,可見cadence公司在推廣低功耗技術解決方案的同時,也開始進行相關技術的專利布局。

1995年Cadence公司曾申請了三個關于EDA工具中降低功耗的專利,并于1997年獲得授權,通過分析發現這三個專利的主要發明人相同,分別是Saldanha Alexander、McGeer Patrick,發明內容近似。這三件專利都是優化在門級電路綜合時對輸入端充電的功耗,所使用的功耗模型也相同,每個門電路輸出端的功耗與扇出的個數成正比。

專利US5649166的發明點在于設計一個仲裁選擇電路和一個仲裁門電路,該方案適用于有至少兩個主要輸入端的電路,仲裁門電路耦合到電路的主要輸出端,該電路耦合到輸入端,當沖裁電路重新選擇時,重要門電路則耦合到新的輸入端。專利號為US5696692的專利發明點是設計了一個條件選擇的電路,包括一個兩位的“或”樹,和一個與門,將與門耦合到“或”樹和主要輸入端。通過加入仲裁電路或者條件選擇電路的導通,控制晶體管的動態功耗。專利號為US5682519的專利也是通過電路控制開關節點的功耗。

這三件專利十分相似,但是從不同的角度來控制電路中晶體管消耗的能耗,可見Cadence公司對這一技術的保護力度。

3.3 Cadence近年來的低功耗技術

1999年后Cadence申請的專利被劃分為近年來cadence的低功耗技術,這些專利最大的特點在于數量多,內容分布廣泛,通過UPC分布的雷達圖就能看出。發明點設計低功耗技術中的各方面,從系統級設計方法,到晶體管的功耗模型評估,從仿真到驗證都有涉及。專利覆蓋的范圍與前面分析的Cadence公司正建立起一套完整的低功耗方案這一趨勢是吻合的。

4Synopsys的低功耗技術與專利

Synopsys的低功耗技術相對比較少,資料顯示Synopsys曾收購了Avanti,和Synplicity公司,因此對這兩家公司的相關專利進行檢索。共得到9件專利。

Synopsys的專利集中在多電壓、是否采用電源關斷、采用片上還是片外電源管理、低功耗IP的選擇等方面。在這階段的評估,一方面是通過對過往系統的評估經驗,一方面可以通過快速原型設計,對設計原型進行功耗估算。

5Magma公司的低功耗技術與專利

MAGMA公司是唯一一家為客戶提供數字IC熱分析工具的供應商,該工具集成在這家公司的Blast-Rail產品中。這些工具采用了一種可升級的多項式泄漏模型,可獲得片上溫度變化的精確讀數。用戶在全芯片級上確認熱點,并在工具判定熱點后進行深入分析。通過檢索發現,有四件相關專利,這些工具都采用了一種升級的多項式泄漏模型,可獲得片上溫度變化的精確讀數。用戶在全芯片級上確認熱點,并在工具判定熱點后進行深入分析。

6結論

EDA中的低功耗設計技術越來越受到重視,通過專利我們發現,幾乎所有關于EDA的低功耗專利都是2000年以后的,并日益增加,這主要是因為現在產品的設計周期短,上市時間要求緊迫,因此需要借助EDA工具中的低功耗設計方案來實現功耗的自動優化。由此可見,EDA廠商不僅僅提供的是設計工具,還需要根據客戶的設計需求提供問題的解決方案。

根據專利的重要性可將專利分為:核心專利,重要專利、普通專利。所謂核心專利是指在某一領域占有重要地位,他人很難避開的專利保護范圍,具有很高的商業價值的專利;所謂重要專利是指在技術或者商業方面具有較高價值的專利。但是從EDA幾個占據主導地位的公司申請的低功耗專利來看,還沒有發現建立起戰略性的專利布局。

通過專利分析可知,不同低功耗技術的EDA支持沒有形成體系。因此,有效的低功率設計要求設計團隊、IP供應商以及工具和解決方案提供商之間展開協作。只有通過實施連貫一致的方法,并將這些方法運用在供應鏈賴以存在的整個工具領域,電子行業才能真正解決低功率設計所面臨的不斷增長的挑戰。

作者簡介

徐文苑,工業和信息化部軟件與集成電路促進中心專利分析師,集成電路設計碩士,研究方向為微處理器設計,主要從事處理器技術領域的專利分析。

武曉島,工業和信息化部軟件與 集成電路促進中心項目經理,計算機應用技術碩士,主要從事高端通用芯片技術領域的專利分析。

謝學軍,工業和信息化部軟件與集成電路促進中心主任助理,微電子學與固體電子學專業博士,知識產權司法鑒定人。主持“IP評測及規范化技術研究”和“高端通用芯片知識產權分析”等多個國家級項目,重大專項嵌入式CPU知識產權評估組組長,在計算機體系結構、IP核標準、知識產權深度分析和司法鑒定方面有研究。