冗余金屬對互連線電容特性的影響

楊 飛, 何曉雄, 陳 嵐

(1.合肥工業大學 電子科學與應用物理學院,安徽合肥 230009;2.中國科學院 微電子研究所,北京 100029)

0 引 言

隨著超大規模集成電路(VLSI)沿著摩爾定律的不斷發展,集成電路的集成度高達數億元器件/片[1]。為降低RC延遲,IC結構采用了立體化和布線多層化[2]。多層立體結構及納米級特征尺寸對材料表面平坦化提出了極高的要求,如果平坦化效果不好,則隨著層數的增加,表面的不平坦度累積效果顯著[3]。到目前為止,唯一能實現全局平坦化的關鍵工藝技術是化學機械研磨(Chemical Mechanical Polishing,簡稱 CMP)技術[4-6]。在CMP過程中,金屬密度的不均勻導致金屬厚度的起伏,產生碟形、磨損,因此需要進行冗余金屬填充來調節金屬的密度,使其達到一致,以此來改善金屬表面的平坦性,但另一方面,冗余金屬的填充會增加互連電容,帶來信號延遲以及功耗增加等一些問題[7,8]。

目前,對于冗余金屬填充的研究結果有以下幾個方面：

(1)在低頻情況下,冗余金屬對電容的影響可以忽略,但是在高頻情況下,尤其當頻率超過50 GHz的時候,電容會有比較明顯的增加[9]。

(2)冗余金屬離信號線越遠,對電容的影響就越小,相反,對信號線電容的影響則越大。因此,增加距離可以有效地降低冗余金屬的影響[10]。

(3)冗余金屬的尺寸越大,互連線之間的相互影響也越大,相似地,冗余金屬與互連線的距離越小,它們之間的互相影響就會越強[11]。

(4)對于填充浮空冗余金屬行數和列數：當行數確定時,列數越多,耦合電容越小;當列數確定時,行數越少,耦合電容越小。

目前,國內外學者對于冗余金屬與信號線的對應邊長、冗余金屬之間的距離以及冗余金屬交錯排列時對互連線間耦合電容影響方面的研究較少,因此本文主要考慮以上3個方面對互連線間耦合電容的影響。通過實驗可以得出：在面積一定的條件下,冗余金屬與互連線的對應邊長越長,與互連線的距離越遠,垂直于信號線方向的冗余金屬的個數越多,冗余金屬對互連線耦合電容的影響就越小。

1 提取工具的選擇

當今主流的深受廣大設計公司和集成電路制造廠商接受的2.5D寄生提取工具,如Synopsys公司的StarRCXT工具和MentorGraphic公司的Calibre系列工具,在提取門級和晶體管級寄生參數上,速度和精度都很出色,作為最后交給集成電路制造廠商數據的確認工具應用廣泛,逐步成為業界標準,特別對縮短新型芯片從構想到流片的時間做出了特殊貢獻。如利用這些工具在提取50萬門級全芯片的寄生參數時,所耗時間很短,只相當于Synopsys公司RaphaelXT全3D仿真工具提取幾十條金屬(其中有浮空金屬)的時間。RaphaelXT耗時長,因為考慮到了3D的版圖和浮空金屬的影響。當今考慮浮空金屬對耦合電容影響的快速提取方法仍為研究熱點,由于對提取時間的限制,2.5D寄生參數提取工具對浮空金屬的計算結果難以達到準確,特別是對應特殊圖形冗余金屬時,其提取的耦合電容會出現顯著偏差,所以在研究重點為浮空冗余金屬時,參數提取工具最好選用為 3D仿真工具,如 Raphael和QuickCap。

2 實驗方案和結果分析

在本文中,使用Synopsys的電容提取工具Raphael進行電容的提取,Raphael中的 RC3使用有限差分方法,可以得出三維的電容、電場、電壓、電流密度和熱分布,模型精確,所提取的結果也被看作準確值。在實際的冗余金屬填充中,一般要使密度達到某一定值,即總密度達到某一定值,因此設定如下實驗方案。

方案 1：設定信號線A與B的寬W=0.09μm,長 L=1.5μm,信號線之間的距離 S=0.81μm,冗余金屬的尺寸為 W1=0.2 μ m,W2=1.2 μ m,如圖1所示。保持面積一定,只改變冗余金屬的寬長比(W1/W2),分別為 0.30/0.80、0.40/0.60 、0.50/0.48 、0.60/0.40 。

圖1 冗余金屬尺寸示意

A與B之間的耦合電容(一),見表1所列。

表1 A與B之間的耦合電容(一)

從表1中可以發現,當冗余金屬的面積保持一定的情況下,改變了冗余金屬的寬長比,即改變了冗余金屬與信號線之間的距離,使冗余金屬與信號線A和B之間的距離越來越小,會引起A與B的耦合電容的巨大變化,且變化幅度越來越大,變化越來越快,最大的變化幅度已超過30%。因此,在本實驗的條件下,進行冗余金屬填充后密度為28%,在進行冗余金屬填充時,應使冗余金屬與信號線之間的距離不小于0.255 μ m,這樣可以使冗余金屬對信號線之間耦合電容的影響控制在10%以內。

方案 2：設定信號線A與B的寬W=0.09μm,長L=1.5μm,信號線之間的距離為0.81μm,將尺寸為0.20μm/1.20μm的冗余金屬左右平分為 2份、3份、4份和 5份,如圖2所示。

類似地,將寬長比為0.30/0.80、0.40/0.60、0.50/0.48以及0.60/0.40的冗余金屬分別平均分為2份、3份、4份和5份,并分別進行信號線之間耦合電容的提取,可得到如圖3a和圖3b所示的數據。

圖2 冗余金屬分為 N份

圖3 A與B之間的耦合電容

從圖3a可以看出,在面積一定的前提下,改變了冗余金屬的寬長比,即改變冗余金屬與信號線之間的距離,會引起A與B的耦合電容的巨大變化,且變化幅度越來越大,變化越來越快,最大的變化幅度已接近60%。

從圖3b可以看出,保持冗余金屬與信號線之間的距離不變,冗余金屬的總面積不變,只改變冗余金屬的數目,將冗余金屬左右平分,同樣會引起信號線A與B的耦合電容發生變化,但與改變冗余金屬的寬長比的結果相比,A與B的耦合電容的增加趨勢明顯減緩,且最大的增加幅度不超過30%。

因此可以得出結論：在冗余金屬的總面積保持不變,冗余金屬與信號線之間的距離一定的情況下,對于信號線之間耦合電容的影響,冗余金屬與信號線之間的距離因素要比冗余金屬的數目因素的影響大。因此在實際應用中,應優先考慮冗余金屬與信號線之間的距離這個因素,然后再考慮冗余金屬的數目的影響,在必要時可以適當地犧牲數目這個因素。

A與B之間的耦合電容(二),見表2所列。

表2 A與B之間的耦合電容(二)

從表2可以看出,當冗余金屬與信號線A和B之間的距離和對應邊長均不改變,只改變冗余金屬的個數,將冗余金屬左右進行平分,A與B之間的耦合電容也是在不斷增加,當冗余金屬的個數為5時,信號線之間的耦合電容比沒有冗余金屬時增加幅度已超過7%。因此,在本實驗的條件下需要進行冗余金屬填充時,當冗余金屬的其它條件固定的時候,應使冗余金屬的個數為1,這樣可以使冗余金屬對信號線之間耦合電容的影響最小,也就是說,在平行于信號線的方向上,使冗余金屬的個數最少。

方案 3：設定信號線A與B的寬W=0.1μm,長L=1.5μm,信號線之間的距離為1.5μm,冗余金屬的寬長比為0.1/0.3,改變冗余金屬的擺放方式,使冗余金屬的長短邊分別對應信號線,在長短邊分別對應信號線的時候,冗余金屬與信號線之間的距離一定,且冗余金屬在不同擺放方式時均勻擺放,如圖4所示。

圖4 長邊、短邊對應信號線和信號線之間的耦合電容

從圖4可以看出,當其它條件均不改變,僅改變冗余金屬與信號線對應方式時,長邊對應信號線時信號線之間耦合電容比短邊對應信號線時要小5.25%,雖然短邊對應信號線時,冗余金屬與信號線之間對應邊長減小,但同時冗余金屬之間的相互距離也減小,這說明在對耦合電容的影響因素中,距離比相互之間的對應邊長的影響要大,因此在實際的填充時,應優先考慮冗余金屬與信號線以及冗余金屬之間的距離這個因素,然后再考慮相互之間的對應邊長。

3 結 論

(1)當冗余金屬的面積一定的時候,應使冗余金屬與信號線的對應邊長盡量長,而使冗余金屬與信號線之間的距離盡量遠。

(2)冗余金屬的總面積保持不變,冗余金屬與信號線之間的距離一定的情況下,應使冗余金屬的數目最少。

(3)在實際的冗余金屬填充時,應優先考慮距離這個因素,必要時可以適當犧牲冗余金屬與信號線之間的對應邊長。

[1]Kahng A B.Design challenges at 65 nm and beyond[C]//Design,Automation&Test in Europe Conf and Exhibition,2007：1-2.

[2]Steigerwald J M,Murarka S P,Gutmann R J.Chemical mechanical planarization of microelectronic materials[M].New York：Wiley,1997：5-7.

[3]Lee K Y,Wang T C,Chao K Y.Post-routing redundant via insertion and line end extension with via density consideration[C]//P roc of ICCAD,2006：633-640.

[4]劉玉嶺,檀柏梅,張楷亮.超大規模集成電路襯底材料性能及加工測試技術工程[M].北京：冶金工業出版社,2002：65-66.

[5]劉玉嶺,檀柏梅,張楷亮.微電子技術工程：材料、工藝與測試[M].北京：電子工業出版社,2004：125.

[6]Kahng A B,Samadi K,Sharma P.Study of floating fill impact on interconnect capacitance[C]//7th International Symposium on Quality Electronic Design,2006：691-696.>

[7]Tichy J,Levert J A,Shan L,et al.Contact mechanics and lubrication hydrodynamics of chemical mechanical polishing[J].Journal of the Electrochemical Society,1999,146(4)：1523-1528.

[8]Tsuchiya A,Onodera H.Effect of dummy fills on high-frequency characteristics of on-chip interconnects[C]//IEEE Workshop on Signal Propagation on Interconnects,2006：275-278.

[9]Kima Y,Petranovicb D,Sylvestera D.Simple and accurate models for capacitance increment due to metal fill insertion[C]//ASP-DAC'07 Proceeding s of the 2007 Asia and South Pacific Desig n Automation Conference,2007：456-461.

[10]王沛東,郭 煒,謝 憬.集成電路設計中利用填充金屬優化壓降的方法[J].電子技術,2008,(6)：31-34.

[11]He Lei,Kahng A B,Tam K H,et al.Variability-driven considerations in the design of integ rated-circuit global interconnects[C]//Proc Int VLSI/ULSI Multilevel Interconnection Conf,2004：214-221.