基于實時解調的AIS信號偵察

侯 聰

(中國西南電子技術研究所,成都 610036)

1 引 言

船舶自動識別系統(AIS)是由國際海事組織(IMO)、國際助航設備和航標協會(IALA)以及國際電信聯盟(ITU-R)共同提出的技術標準,可用于船舶避碰、水上智能交通管理及海域監視等領域。對于AIS信號的偵察,有利于掌握一定范圍海域內的船舶情況,對于海事態勢的掌握、海防安全、打擊走私、反海盜等都有重要意義[1]。

本文結合FPGA,對于AIS信號偵察的數字信號處理部分,提出了一種較通用的設計實現方案,主要手段包括對AIS信號的實時解調,得到內涵信息;以及在對采樣數據和解調數據加上精確時標后,完成存儲傳輸,為后續的各種處理手段提供原始數據。

2 系統概述

2.1 系統的組成和工作原理

系統組成如圖1所示,主要由AIS接收天線、AIS偵察接收機、存儲器、GPS天線及GPS接收機,以及后端的計算機組成。

系統中的兩個接收模塊,目的在于能夠同時完成兩路不同頻點AIS信號的接收;信號處理模塊對中頻信號進行帶通采樣、數字下變頻[2],完成信號的解調,并根據不同工作模式選擇將處理數據實時傳輸或存儲在固態存儲器中;后端計算機完成與AIS偵察接收機的通信控制功能,還可以根據實際需要,增加顯示、后續等功能。

圖1 AIS偵察系統的組成Fig.1 Composition of AIS reconnaissance system

2.2 AIS偵察數字信號處理的主要性能

AIS偵察數字信號處理部分的主要性能包括:

(1)能實時偵收兩路不同頻點的AIS信號,完成AIS內涵信息的解析;解調方式GMSK 9.6 kbit/s,解調性能20%PER(誤包率);

(2)具有原始采樣數據和解調數據的存儲功能,存儲數據通過對外接口輸出;能對AIS解調結果和基帶存儲數據進行時標標注。

3 AIS偵察信號處理的實現

3.1 AIS信號偵收解調相關算法

3.1.1 測頻算法

AIS信號調制方式為GMSK,載波分量在信號FFT頻譜上不明顯,如采用求頻譜重心的方法測頻則誤差較大,本設計中采用信號非線性變換再FFT測頻的方法。對輸入信號直接平方,對平方后的信號進行FFT,根據譜峰最大值和次大值處對應頻率的均值即信號的頻率。

3.1.2 AIS信號基帶解調算法

硬件實時解調采用的是1 bit差分非相干解調的算法。AIS采樣信號經變換成基帶I、Q信號后,根據1 bit差分檢測算法找出在1 bit周期內接收到的信號在相位方面的改變量,對改變量進行抽樣判決后即得到AIS信息比特流[3]。

圖2 AIS基帶解調算法原理Fig.2 Principle of baseband AIS demodulation

3.1.3 匹配序列訓練、位同步和信號結尾搜索

訓練序列匹配是利用AIS信號幀頭的特點,將差分鑒頻判決為[-1+1]的序列與標準模板序列進行相關,當閾值大于門限時認為有AIS信號,此時還需要確定同步頭的起始位置,所以在大于閾值之后的一段時間內還需要對相關計算最大值位置進行搜索,搜索范圍為從大于閾值開始到隨后計算的若干個數據中找到最大值位置,此處即作為有效數據的起始位置。

通過訓練序列匹配發現有AIS信號時,根據訓練得到的匹配序列起始時刻、碼片長度和當前采樣率,可以計算出每個碼片的最佳采樣時刻,并在最佳采樣時刻時取出AIS信息比特流中的數據,得到解調數據。

最后,對解調數據進行分析,當連續出現7個碼片的“1”或者“0”時,表示發現AIS信號的結尾,完成一個完整的AIS信號解調,單次解調結束。

3.2 硬件設計和實現結構

信號處理模塊的硬件設計是以AD+FPGA+DSP為基礎構建的平臺,基于多平臺應用、低成本等因素,FPGA選擇Xilinx公司的Virtex2-3000系列芯片,DSP選擇TI公司的TMS320VC33系列。

在前文的系統構成中可見,AIS偵察接收機的功能集中在信號處理模塊實現;而在信號處理模塊中,其主要功能基本在FPGA中完成,包括數字解調、數據存儲傳輸、總線接口等。FPGA的數字信號處理設計實現結構如圖3所示。

圖3 FPGA數字信號處理實現結構Fig.3 Architecture of digital signal processing in FPGA

信號處理對兩路AIS信號完成相同的數字信號處理功能。FPGA內的設計按功能可以劃分為4部分,即AIS實時解調、計時和標準時隙校準、數據緩存輸出、總線接口。

AIS實時解調完成對輸入信號的預處理、測頻、基帶解調、位同步等處理,最終可以實時得到兩路信號的解調結果,并提供預處理結果和解調結果兩種數據給緩存輸出模塊,是FPGA內設計的核心部分。

計時和標準時隙校準模塊通過秒脈沖和FPGA內部時鐘激勵計時,利用AIS信號時間上的規律,在每個標準時隙開始時產生測頻啟動信號,是實時解調模塊的關鍵控制信號來源,并為各種數據的緩存提供高精度的時標。

數據存儲輸出模塊設計時,考慮后續的數字信號處理,選擇AIS采樣信號或者解調結果作為數據源,同時利用FPGA內的高精度計時,給數據打上時標;再考慮到實際應用中,可能面對的平臺數據總線被占用,在本系統無法將實時數據輸出時,可以將數據先存儲在內部緩存中,事后再通過平臺數據總線輸出。

總線接口的設計給系統內的AIS偵察接收機提供了一個對外的接口。通過FPGA完成的DSP和數據總線之間數據交互,平臺或者后端的控制單元可以完成對AIS偵察接收機的控制和數據交互。

3.3 AIS信號實時解調的實現

對AIS信號進行偵收時,在FPGA內實現的實時解調結構和流程如圖4所示。

圖4 FPGA內實時解調的實現結構與流程Fig.4 Implementation of real-time demodulation in FPGA

測頻模塊中,先對該信號進行2倍抽取,再完成FFT運算,測頻精度為10 Hz級,得到的測頻結果作為第二級預處理下變頻的參數。頻率測量中需要注意的是測頻時間選取原則,詳見下文計時、標準時隙校準的實現。值得注意的是,由于FFT測頻有較大延時,為達到實時解調的目的,在第一級預處理后增加了緩存模塊,并且對后續的第二級預處理和數字解調都采用乒乓操作。利用FPGA工作時鐘頻率高、處理效率高的特點,以增加資源消耗為代價,提高設計的實時處理能力。乒乓操作的控制主要在測頻結果到第二級混頻的選擇輸入和解調結果的選擇輸出,設置解調標志位作為判斷依據,解調標志位在完成單次的AIS信號解調后翻轉。

在精測頻的引導下,完成第二級預處理后得到基帶信號,按照3.1節中的相關算法完成對信號的基帶解調得到目標信息比特流;再經由匹配序列訓練完成對目標信號的幀頭以及最佳采樣點的搜索;根據前面搜索到的最佳采樣點信息,結合采樣率、碼片長度等信息,位同步模塊完成碼元的提取,得到解調數據;再對得到的解調數據進行信號結尾搜索,得到結束標志;最后,利用搜索到的幀頭和結尾的時刻,控制對解調數據的存儲,將包括幀頭在內的完整有效的AIS解調數據存儲下來,經過乒乓控制模塊選擇輸出,得到最終的解調結果。

3.4 計時、標準時隙校準的實現

計時、標準時隙校準模塊是設計中重要的控制部分,主要工作原理是利用AIS信號發射時間上的特點,根據GPS的標準時計時產生測頻啟動信號和精確的計時信息,提供給測頻模塊和數據存儲輸出模塊使用。其實現結構如圖5所示。

圖5 FPGA內計時、標準時隙校準的實現Fig.5 Timer and calibration for standard slot in FPGA

其中秒計數器和微秒計數器設計均為32位,因為32位的秒計數器能夠以某年某月某日零時為起始時刻進行累加,而在若干年內不會溢出;微秒計數器工作時鐘為10MHz級,計時精度10 ns級,32位的寬度也保證了微秒計數器在1 s內的計數不會溢出。

標準時隙校準利用AIS信號在時間上的特點:1 min分為2250個標準時隙,以2 s為單位每2 s則有75個標準時隙,依此為基準來判斷地面標準時隙時刻。每個時隙長度26.6666 ms,而計時精度為10 ns級,能夠精確地找到每個時隙的開始時刻(誤差小于等于100 ns,可以忽略),產生測頻啟動信號,并且利用前面提到的2 s 75個時隙的標準,周期性地校準,避免長期計時可能產生的誤差。

3.5 數據存儲和傳輸的實現

FPGA內數據存儲和傳輸的實現如圖6所示。其主要功能是,根據外界設置的參數,選擇性地將相關數據存儲或者通過對外接口輸出。輸入到本模塊的數據有兩種:第一級預處理的結果和解調結果。選用第一級預處理而不是采樣數據的原因是,信號本身帶寬較窄,可以使用采樣率較低的預處理數據提供給后端,作為AIS信號偵察的原始數據;同時,使用較低采樣率的數據,也有利于后續兩路信號數據實時輸出的實現。

數據存儲時,可以完成同時對兩路信號的第一級預處理結果的實時存儲,或者兩路信號最終解調結果的實時存儲;數據傳輸時,可以完成對兩路信號的第一級預處理結果的實時傳輸,或者對兩路信號最終解調結果的實時傳輸,或者將緩存內數據輸出。傳輸過程中,完成數據選擇后,根據系統傳數組幀的定義,對數據進行重組,再通過對外接口輸出。

圖6 FPGA內數據存儲和傳輸的實現Fig.6 Data storage and transmission in FPGA

4 試驗與結果分析

為驗證上述方法實現的AIS偵察接收機效果,進行了無線和有線兩種方式的實時偵收試驗。無線試驗主要驗證該系統在實際無線環境中的工作效果,有線試驗主要用于各種指標的測試,其原理圖如圖7所示。兩種方式的試驗結果數據都在監控計算機中讀取,監控計算機通過CAN和LVDS與AIS偵察接收機完成交互數據,并將試驗結果數據存儲在其中。試驗結果數據主要包括實時解調后輸出的數據和實時采樣后輸出的數據,頻譜儀讀取的信號參數包括頻率、幅度等信息。

圖7 試驗原理Fig.7 Test principle

在有線和無線實驗測試環境下,改變信號強度和信噪比的AIS信號,通過對各種實驗數據的分析,得到以下實驗結論:

(1)本設計實現的AIS偵察數字信號處理能同時完成兩路信號的實時解調,解調方式GMSK 9.6 kbit/s;在有線條件下,中頻輸入較小(不大于-30 dBm)時,解調性能達到誤包率不大于20%;

(2)本設計實現的AIS偵察數字信號處理能同時完成兩路信號的實時數據存儲傳輸功能,通過特殊數據序列和AIS解調結果數據測試,在較長時間內(大于等于1 h)能保證數據實時、有效存儲傳輸。

5 結束語

根據設計方案實現的AIS偵察接收機,處理能力較強,能同時完成兩路AIS信號的實時解調、數據存儲傳輸;可擴展性和通用性強,能實時存儲輸出帶高精度時標的采樣數據和解調數據,為后續的各種處理手段提供了有效可靠的數據,可以應用于多種場合下的AIS信號偵察;并且,在實現的結構流程和器件選擇方面,綜合考慮了成本控制,設計實用性高。

[1]CerveraM A,Ginesi A.Satellite-basedAIS SystemStudy[C]//Proceedings of the 26th International Communications Satellite SystemsConference.San Diego,CA:IEEE,2008:1-6.

[2]楊小牛,樓才義,徐建良.軟件無線電原理與應用[M].北京:電子工業出版社,2001:21-56.YANG Xiao-niu,LOU Cai-yi,XU Jian-liang.Software radio principle and application[M].Beijing:Publishing House of Electronic Industry,2001:21-56.(in Chinese)

[3]曹志剛,錢亞生.現代通信原理[M].北京:清華大學出版社,1992:262-270.CAO Zhi-gang,QIAN Ya-sheng.Modern communication theory[M].Beijing:Tsinghua University Press,1992:262-270.(in Chinese)