電流返回路徑分解的信號完整性分析方法

周子琛,申振寧,2,王 偉

(1.武警工程大學電子技術系,西安710086;2.西安電子科技大學 寬禁帶教育部重點實驗室,西安 710071)

1 引 言

隨著數字計算和無線通信的發展,高速互連系統中信息傳輸速率已超過每秒吉比特,信號的有效頻譜已接近10 GHz。如何快速準確分析因導體損耗、阻抗匹配、電流返回路徑不連續等原因所導致的信號完整性(Signal Integrity,SI)問題和電磁兼容性(Electromagnetic Compatibility,EMC)問題已成為電子電路計算機輔助設計的熱點[1]。電子產品的小型化、低成本和低功耗使得電路板或封裝上的布線越來越密集,信號線在實際多層印刷電路板(Multilayer Printed Circuit Boards,PCB)中不可避免地會使用過孔進行信號層的轉換以實現系統互連。文獻[2]中,作者將信號路徑分解為傳輸線模型和 Π型等效電路的過孔模型,其中Π型等效電路中的參數使用靜態場求解器計算,并未考慮過孔的波動效應,因此該方法僅適合于較低頻段。而信號傳輸質量由電流傳輸路徑和電流返回路徑共同決定,盡管過孔物理尺寸很小,但其電流返回路徑為電源/地平面對(Power Ground Pair,PG)所組成的諧振腔結構,因此仿真過孔對信號完整性的影響必須考慮過孔處PG結構的特性。文獻[3-5]使用全波仿真方法,分析了過孔處PG結構特性對信號傳輸質量的影響,但該方法很難與SPICE等電路仿真軟件協同工作以求解整個系統性能。文獻[6-8]中將過孔等效為三端口網絡,高速信號在過孔處通過電容與PG結構耦合,為了求解高速信號傳輸特性,需使用靜態場求解器或者解析方法計算過孔與PG結構之間的電容。

與文獻[2-8]分析信號傳輸路徑不同,本文從電流返回路徑入手分析系統性能。將電流返回路徑分解為微帶線模型和PG阻抗模型的級聯,其中PG阻抗模型用以描述過孔處返回路徑特性,阻抗值等于PG結構在過孔處的自阻抗。與全波仿真方法結果對比,表明該方法快速、準確,可將仿真時間從全波分析的95 min降低至1 min以內。同時該模型具有非常直觀的物理意義,即影響高速信號傳輸特性的決定性因素是PG結構在過孔處的自阻抗。在實際設計中可以通過在過孔附近添加去耦電容或短路孔、減小電源平面與地平面之間的距離、調整過孔位置等降低PG結構阻抗的方法來改善高速信號傳輸質量。

2 電流返回路徑分解方法

圖1(a)為常見四層PCB中信號線經由過孔從頂層布線層轉換到底層布線層的全波仿真結構圖,對應的PCB疊層結構如圖1(b)所示。頂層和底層為信號走線層,中間兩層為電源平面和地平面,各層之間使用相對介電常數為 εr的板材進行隔離。除了給整個系統供電外,電源和地平面還作為電路中高速信號的返回路徑。圖中a、b分別為PG結構的長度和寬度,d為電源平面與地平面的垂直距離,W為信號線的寬度,t為導體材料的厚度,h為信號線到PG結構的高度,端口1和端口2分別為高速信號的發送和接收端口。

圖1 典型四層印刷電路板中信號傳輸示意圖Fig.1 Four-layer structure with microstrip to microstrip transition

由文獻[2]可知,電流傳輸路徑和電流返回路徑共同決定高速鏈路的信號完整性。圖2(a)給出了圖1(a)結構的電流傳輸路徑和電流返回路徑示意圖,其中帶箭頭的實線表示電流傳輸路徑,帶箭頭的虛線表示電流返回路徑。其中電流返回路徑可分解為電流返回路徑I和電流返回路徑II兩種不同模式。為說明以上3種電流模式,使用Ansoft HFSS對圖1(a)結構進行仿真,在5 GHz時,傳輸電流、電流返回I和電流返回II分別對應的電場強度如圖2(b)、(c)、(d)所示。圖2(b)表明傳輸電流變化不大,基本上保持微帶線模式。圖2(c)表明電流返回路徑I也是微帶線模式,而電流返回路徑II表示當信號線經由過孔從頂層布線層轉換至底層布線層時,由于返回路徑在不同的PG平面上,PG結構中會產生位移電流來維持不同平面上返回電流的連續性,電磁波在PG結構中以徑向傳輸線模式進行傳播[9],此時電場強度如圖2(d)所示。在使用信號傳輸路徑進行分析時,由于PG結構的波動性很強,因此在過孔處必須考慮微帶線與PG結構之間的耦合關系。而使用電流返回路徑進行分析時,在過孔處考慮的原本就是位移電流,即PG結構的波動性,此時微帶線局部波動效應較小。另外,從文獻[7]可知,在過孔處PG結構與微帶線是通過電容來耦合的,當過孔內徑為0.15 mm、反焊盤半徑為0.35 mm、焊盤半徑為0.25 mm時,過孔與PG結構之間的電容值約為0.1 pF,在頻率小于6GHz時電容阻抗值大于265 Ψ,而實際的PG結構在頻率小于6 GHz時諧振點處阻抗最大值小于20 Ψ,因此返回電流在過孔處與微帶線的耦合可忽略不計,此時電流返回路徑可分解為微帶線模型和PG阻抗模型的級聯。

圖2 傳輸電流與返回電流圖Fig.2 Illustration and simulation of transmission current and return current

2.1 微帶線模型

在圖1(a)中,頂層走線和底層走線都是微帶線結構,具體如圖3所示,其中W為微帶線的線寬,t為微帶線所用導體的厚度,h為微帶線離參考平面的距離,L為微帶走線長度。當微帶線參數確定后可根據公式(1)計算該微帶線所相應的ABCD矩陣[10]。

式中,Z0為微帶線對應的特征阻抗,k為傳輸常數。特征阻抗和傳輸常數由公式(2)確定:

式中,εe是微帶線的等效介電常數,若微帶線板材的相對介電常數是 εr,則 εe可由公式(3)確定:

一旦微帶線的ABCD矩陣確定,我們就可根據ABCD矩陣的級聯性質進行相應求解,或將其轉換為S矩陣進行仿真。為了仿真實際PCB中的損耗情況,可在使用損耗正切來描述介質損耗的同時級聯一個阻抗來描述導體損耗,具體計算見文獻[10-11]。

圖3 微帶線結構示意圖Fig.3 Illustration of microstrip structure

2.2 PG阻抗模型

如圖2(a)所示,在過孔處返回電流需要從底層微帶線模式轉換為頂層微帶線模式,PG結構中會產生位移電流來維持返回電流的連續性,此時返回電流在過孔處相當于經過了由PG結構形成的阻抗后到達頂層微帶線。如圖1(a)所示,PG結構是一個平行板諧振腔,當電磁波傳播到邊界不連續點時,就會產生反射,從而導致諧振現象的產生?？墒褂脧较騻鬏斁€、平面微波電路中諧振腔理論來計算規則PG結構的阻抗[7,9],對于非規則形狀可結合分解元法來計算PG結構的阻抗[12]。如圖1所示,多層PCB中PG結構的長度a和寬度b遠大于PG結構的厚度d,而d又遠小于數字信號最大頻率分量的波長,故PG結構中近似僅存在Ez、Hx和Hy電磁場分量。若電路板邊緣為理想磁壁(PMC),則可求解得到PG結構上任意位置處的自阻抗和傳輸阻抗,如公式(4)所示:

其中:

2.3 級聯求解過程

PG阻抗及微帶線模型參數一旦確定,則圖2(a)中的返回路徑可等效為圖4所示的4部分級聯來進行整個系統的仿真。由于整體系統為串聯結構,因此使用ABCD矩陣計算比較方便。若使用 ATL1、ATL2分別代表微帶線結構的 A矩陣,AZS代表微帶線導體損耗等效阻抗的A矩陣,APG代表PG結構在過孔處阻抗的 A矩陣,則整個系統的 A矩陣可由公式(7)得出:

其中,L1和L2分別表示頂層和底層微帶線長度,ZS表示微帶線導體損耗,而 ZPP可使用公式(4)計算。在高速信號完整性分析中,通常使用散射參數來衡量信號傳輸特性。在得到級聯模型的 ABCD矩陣后,可使用公式(8)來計算散射參數。

至此,已得到高速信號鏈路的頻域特性。若需分析高速信號鏈路中抖動、反射等時域特性,可將公式(8)計算的散射參數編寫成可在ADS中仿真的.S2P文件格式進行仿真,或使用宏模型在SPICE模擬器中進行仿真[1]。

圖4 級聯等效電路Fig.4 Cascading equivalent circuit

3 具體求解實例

為了驗證上述方法的準確性,設計了如圖5所示的四層電路板結構,其PCB疊層情況和圖1(b)保持一致。電路板參數為:長度 a=90 mm,寬度b=90 mm,PCB板材為FR4,介電常數為4.4,損耗正切為0.02,PG結構高度 d=0.4 mm,導體材料為銅,厚度t=0.035 mm,微帶線到鄰近參考平面之間的距離h=0.2 mm,取微帶線寬度W=0.4 mm以使微帶線的特性阻抗約等于50 Ψ。信號線從P1(10,45)處出發,在頂層走線至(45,45)處,使用過孔從頂層布線層轉換至底層布線層,然后在底層再走線至P2(80,45)處。在距離過孔5 mm處設置了4個位置用以仿真去耦電容和短路孔對信號傳輸特性的影響,在本節中這4個位置都保持開路,即不放置去耦電容也不使用短路孔連接PG結構。當以上參數確定后,即可根據上節所述方法使用Matlab等數學計算軟件求解端口P1和端口P2之間的散射參數。為了驗證電流返回路徑分解方法的正確性,使用三維有限元全波仿真工具Ansoft HFSS對圖5所示PCB結構進行了仿真,P1端口與P2端口之間的散射系數S21的模和相位分別如圖6(a)和圖6(b)所示,兩種仿真方法結果吻合得相當好。在同一計算機(ThinkPad T60p,主頻2.16GHz雙核處理器,3G DDR2內存)使用HFSS的仿真時間是95 min,而使用本文方法的仿真時間少于1 min。

圖5 仿真實例結構示意圖Fig.5 Simulation structure

圖6 仿真結果對照圖Fig.6 Comparison of the S21 between the present method and full-wave simulation

如圖6(a)所示,由于過孔的存在,P1端口到P2端口之間的傳輸特性與參考微帶線相比有所惡化,在一些特定頻率,P1端口到P2端口之間的插入損耗最大值接近3 dB。由圖4可知,過孔在電流返回路徑中由過孔處PG結構的自阻抗ZPP描述,故當ZPP取最大值時,P1端口到P2端口之間的插入損耗也最大。公式(4)指出,ZPP在PG結構的諧振頻率上取得最大值。諧振頻率可使用公式(9)進行計算[15]:

圖6(a)中插入損耗前兩個極大值點的頻率分別是1.58 GHz和2.25 GHz,對應公式(9)中TM20模和TM22模的情況。在圖6(b)中,將1.58 GHz附近局部放大可見S21的相位在諧振頻率附近與參考微帶線相比有較大波動,本文方法也能較好地仿真S21的相位變化情況。當系統頻率超過5GHz時,本文方法與HFSS仿真結果相比開始有偏差,原因是隨著頻率的升高,過孔與PG結構之間的容抗越來越小,故需考慮返回路徑通過過孔與微帶線結構之間的耦合。從文獻[16]可知,數字信號上升沿大于70 ps時,其有效頻譜在5GHz以內。故本文方法適用于信號上升沿大于70 ps的情況,滿足目前絕大部分高速設計應用。

4 電路板相關參數對傳輸特性的影響

由前面分析可知,影響信號傳輸質量的最主要因素是PG結構在過孔處的自阻抗。根據公式(4),自阻抗主要由過孔位置(xi,yi)、PG結構的尺寸(a,b)、PG結構之間的介電材料(ε,μ)、PG結構所用導體的導電率(σ)以及電源平面與地平面之間的距離(d)等因素決定。文獻[15]指出,降低PG結構自阻抗的最有效方法是減小電源平面和地平面之間的距離d。此外,在實際電子產品設計中因為成本、外觀等原因使得上述參數中除距離d和過孔位置(xi,yi)之外的其他參數很難修改。在具體設計中,還經常通過添加去耦電容或短路孔來降低PG結構的阻抗。為了分析電源平面與地平面之間的過孔位置(xi,yi)、距離 d、去耦電容以及短路孔對信號傳輸特性的影響,設計以下6種結構:(1)d=0.4 mm,無去耦電容,無短路孔;(2)d=0.1 mm,無去耦電容,無短路孔;(3)過孔從圖5的(45,45)移至(30,45)處,其余參數與第1種結構相同;(4)d=0.4 mm,4個去耦電容,無短路孔;(5)d=0.1 mm,4個去耦電容,無短路孔;(6)d=0.4 mm,無去耦電容,4個短路孔。去耦電容和短路孔的位置如圖5所示,該圖右上方給出了第6種情況的全波仿真結構圖。其中去耦電容的具體參數為:C=0.1 μ F,等效串聯電感ESL=1 nH,等效串聯電阻 ESR=2 mΨ。

圖7(a)和圖7(b)分別為不同電路板結構、去耦電容和短路孔對信號傳輸特性的影響。從圖7可得出如下5個結論:

(1)當 d從0.4mm減小至0.1mm時,傳輸特性有較大改善,在諧振頻率附近插入損耗最大可降低2 dB;

(2)選擇適當的過孔位置可抑制PG結構某些特定諧振點[17],從而改善特定諧振頻率上的傳輸特性;

(3)添加去耦電容后可有效改善低頻部分的傳輸特性,但由于 ESL的存在,使得去耦電容在高頻段相當于開路,從而對超過1 GHz的高頻傳輸特性沒有貢獻;

(4)添加去耦電容后會在低頻段產生額外諧振點,在實際設計中應注意該諧振頻率所引起的SI和EMC問題;

(5)由于短路孔在PG結構之間提供額外的電流返回路徑,因此可有效改善信號傳輸性能,隨著頻率的升高需增加短路孔的分布密度來確保PG結構為等電位面。

圖7 不同結構下信號傳輸特性仿真結果圖Fig.7 Simulation result of different structure

5 結束語

目前電子電路設計日趨復雜,信號傳輸速率越來越快,過孔所導致的信號完整性問題越來越嚴重。在具體布線之前對關鍵走線進行仿真可提高工作效率,減小系統設計風險。本文將電流返回路徑分解為微帶線模型和PG結構模型,使用解析方法快速準確地分析了過孔對高速信號傳輸特性的影響。發現影響信號傳輸特性的最主要參數為PG結構在過孔位置上的自阻抗,因此通過降低PG結構在過孔位置處的自阻抗即可有效減小過孔間串擾。具體方法包括:(1)對于不同的傳輸信號頻率,可選取合適的過孔位置;(2)在過孔周圍添加低ESL的去耦電容;(3)減小PG結構中電源與地平面之間的距離d;(4)在過孔附近添加短路孔以提高額外的電流返回路徑。本方法物理意義明顯,算法實現簡單,仿真時間短,適用于普通信號完整性工程師在布線前估計關鍵走線特性。

[1]Li Er-Ping,Wei Xing-Chang,Cangellaris A C,et al.Progress review of electromagnetic compatibility analysis technologies for packages,printed circuit boards,and novel interconnects[J].IEEE Transactions on Electromagnetic Compatibility,2010,52(2):248-265.

[2]Stephen H Hall,Garrett W Hall,James A McCall.高速數字系統設計[M].伍微,譯.北京:機械工業出版社,2005:71-72.Stephen H Hall,GarrettW Hall,JamesA McCall.Designof High Speed Digital System[M].Translated by WU Wei.Beijing:Machine Press,2005:71-72.

[3]朱文龍,鐘龍平,廖樂平,等.多層高速PCB中參考平面轉換的信號完整性問題研究[J].廈門大學學報,2010,49(5):627-630.ZHU Wen-long,ZHONG Long-ping,LIAO Le-ping,et al.Study on signal integrity of reference transition in high speed multi-layer PCB[J].Journal of Xiamen University,2010,49(5):627-630.(in Chinese)

[4]Ivan Ndip,Florian Ohnimus,Kai Lobbicke,et al.Modeling,quantification,and reduction of the impact of uncontrolled return currents of vias transiting multilayered packages and boards[J].IEEE Transactions on Electromagnetic Compatibility,2010,52(2):421-435.

[5]Chen H,Lin Q,Tsang L,et al.Analysis of a large number of vias and differential signaling in multilayered structures[J].IEEE Transactions on Microwave Theory and Techniques,2003,51(3):818-829.

[6]Zhang Y,Fan J,Selli G,et al.Analytical evaluation of via-plate capacitance for multilayer printed circuit boards and packages[J].IEEE Transactions on Microwave Theory and Techniques,2008,56(9):2118-2128.

[7]Rimolo-Donadio R,Gu X,kwark Y H,et al.Physics based via and trace models for efficient link simulation on multilayer structures up to 40 GHz[J].IEEE Transactions on Microwave Theory and T echniques,2009,57(8):2072-2083.

[8]申振寧,莊奕琪,曾志斌.使用模式分解方法的過孔串擾機制研究[J].西安電子科技大學學報,2012,39(1):49-55.SHEN Zhen-ning,ZHUANG Yi-qi,ZENG Zhi-bin.A new model decomposed method to simulate the crosstalk between vias[J].Journal of Xidian University,2012,39(1):49-55.(in Chinese)

[9]Abhari R,EleftheriadesG V,Deventer-Perkins EV.Physics-based CAD models for the analysis of vias in parallel-plate environments[J].IEEE Transactions on Microwave Theory and T echniques,2001,49(10):1697-1707.

[10]梁昌洪,謝擁軍,官伯然.簡明微波[M].北京:高等教育出版社,2006:169-174.LIANG Chang-hong,XIE Yong-jun,GUAN Bo-ran.Concise Microwave[M].Beijing:Higher Education Press,2006:169-174.(in Chinese)

[11]Rautio J C,Demir Veysel.Microstrip conductor loss models for electromagnetic analysis[J].IEEE Transactions on Microwave Theory and Techniques,2003,51(3):915-921.

[12]Wang Z L,Wada O,Toyata Y,et al.Modeling of gapped power bus structures for isolation using cavity modes and segmentation[J].IEEE Transactions on Electromagnetic Compatibility,2005,47(2):210-218.

[13]Nanju Na,Jinseong Choi,Madhavan Swaminathan,Modeling and transient simulation of planes in electronic packages[J].IEEE Transactions on Advanced Packaging,2000,23(3):340-352.

[14]Novak Istvan,Miller J R.Frequency-domain characterization of power distribution networks[M].Boston,United States:Artech House,2007:43-47.

[15]周子琛,潘峰,申振寧.高速嵌入式系統中電源噪聲抑制方法[J].電訊技術,2010,50(10):103-107.ZHOU Zi-chen,PAN Feng,SHEN Zhen-ning.Power bus noise suppression in high speed embedded systems[J].Telecommunication Engineering,2010,50(10):103-107.(in Chinese)

[16]Eric Bogatin.Signal Integrity Simplified[M].New Jersey:Prentice Hall PTR,2010:62-70.

[17]Lei G T,Techentin R W,Gilbert B K.High-frequency characterization of power/ground plane structures[J].IEEE Transactions on Microwave Theory and Techniques,47(5):562-569.