基于AD9850構成的DDS正弦波信號發生器設計與實現

嘉興技師學院 黃漢平

中興通訊 邱 波

1.引言

隨著數字大規模集成電路技術的發展，采用數字電路的直接數字頻率合成技術(DDS)具有頻率轉換速度快、頻率分辨率高、相位可控、頻率穩定度高等優點。頻率轉換速度快、頻率分辨率高的信號源在現代電子通訊、航空航天、自動控制等領域中是必不可少的，因此DDS信號源在上述領域獲得廣泛的應用。

AD9850是ADI公司生產的低功耗直接數字頻率合成技術典型產品之一，AD9850具有頻率轉換速度快、頻率分辨率高、相位噪聲低、頻率穩定度高等優點。本論文設計的是以直接頻率合成（DDS）器件AD9850和MCS-51單片機為核心，配合必要的外圍接口器件，在單片機軟件控制下，能夠產生給定頻率和起始相位的附加調制信息的正弦波信號發生器。

2.AD9850的基本工作原理

2.1 AD9850的主要性能指標

①最大支持時鐘頻率為125MHz

②頻率分辨率達到0.029Hz

③支持兩種供電電壓：+3.3V or +5V

④低功耗：380mW @ 125MHz(+5V)155mW @ 110MHz(+3.3V)

⑤頻率轉換時間：10個時鐘周期。比如當fs=125MHz時，頻率轉換時間為：10×1/(125×106)≈0.1μs。

⑥輸出的無雜散動態范圍SFDR大于50dB @ 40MHz

⑦具有相位可控

⑧支持并口和串口輸入控制接口

⑨頻率控制字采用32位二進制碼

2.2 AD9850引腳說明

AD9850采用了先進的CMOS工藝，采用28腳SSOP表面封裝形式，其管腳如圖1所示，引腳功能如表1。

2.3 AD9850內部結構

AD9850的芯片功能框圖如圖2所示。AD9850芯片內包括高速DDS、10位DAC、頻率/相位數據寄存器、數據輸入寄存器、比較器等，在125MHz參考時鐘下，AD9850經過高速的DDS核心芯片能產生一個32位頻率調整控制字可使AD9850的輸出頻率達0.0291Hz；并能提供了5bits的相位控制位，它能使輸出相位以180°、90°、45°、22.5°、11.25°或是它們任意組合的增量改變。AD9850的電路結構允許產生頻率值是參考時鐘的一半的輸出，并且輸出的頻率能用數控方式以每秒產生23000000個新頻率的速度變化。AD9850芯片內的比較器構成能接收經外部低通濾波后的DAC轉換輸出，可以產生一個低抖動的方波輸出的裝置，因此AD9850用作時鐘發生器十分方便。頻率/相位數據寄存器、數據輸入寄存器在外部的頻率更新時鐘和字加載時鐘的控制下進行頻率控制字的輸入和更新，使芯片輸出所要求的頻率和相位。

2.4 AD9850的工作原理

AD9850內含可編程DDS系統和高速比較器，可實現全數字編程控制的頻率合成?？删幊藾DS系統由相位累加器和正弦查表組成，其相位累加器由一個加法器和一個N位的相位寄存器組成，N一般為24～32；實質上是一個可變模的計數器，即DDS相位增量(△Ψ)的個數在計數器收到每一個時鐘脈沖時被存儲起來，當計數器溢出時，它就回到初態并使用相位累加器輸出到相鄰值。頻率控制字能設置計數器的模，它決定了相位增量(△Ψ)的大小。相位增量(△Ψ)在每個時鐘到來時便在相位累加器中相加，相位增量(△Ψ)越大，則累加器溢出的速度越快，產生的輸出頻率越高。

表1 AD9850各引腳功能表：

AD9850采用32位的相位累加器，AD9850利用改進的，獨有的算法，把14bits已截斷的相位累加器的輸出轉變成適當的余弦值，經 片內高速的10bit DAC轉換器，可得到模擬正弦波。這個獨特的算法使用一個簡化了的ROM表和DSP技術等功能，有助于縮小AD9850的體積和功耗。輸入、輸出、參考時鐘和頻率控制字的關系如下：

其中：fout：輸出信號頻率；△Ψ：32位頻率控制字數值；CLKIN：輸入的參考時鐘頻率。

3.系統硬件設計

3.1 系統總體設計

系統以單片機8051為控制核心，通過對AD9805內部的頻率控制字和相位控制字進行軟件編程，然后通過外接低通濾波器達到所需性能指標的正弦波信號。

系統分為2個模塊：單片機最小系統和DDS模塊。單片機最小系統包括8051單片機、2*2中斷鍵盤矩陣、串口通訊、下載接口。DDS模塊包括核心芯片AD9850和低通濾波器。系統總體框圖如圖3所示。

3.2 AD9850與單片機接口

AD9850與單片機接口電路，需要考慮以下幾點：

①AD9850控制字寫入方式選擇。AD9850控制字的寫入方式有串行和并行兩種。并行寫入方式的優點是數據傳輸的速度快，能夠提升整個系統的處理速度，為了充分發揮芯片的高速性能，應在單片機資源允許的情況下盡可能選擇并行方式，所以，本系統采用8051單片機作為控制核心，通過并行寫入控制字的方式控制AD9850芯片。如圖4所示，AD9850的數據線D0～D7與P1口相連。

②FQ UD和W CLK與單片機連接。AD9850的FQ UD控制信號和W CLK控制信號與分別與8051單片機的P3.0（10引腳）和P3.1（11引腳）相連，所有的時序關系均可通過軟件控制實現。

③RESET與單片機連接。AD9850的晶體振蕩器采用100MHz，AD9850的復位（RESET）信號為高電平有效，且脈沖寬度不小于5個參考時鐘周期。由于單片機采用12MHz晶振時，它的高電平時間能夠滿足AD9850復位要求，故可將AD9850的復位端與單片機的復位端直接相連。

圖1 AD9850的引腳排列

圖2 AD9850功能框圖

圖3 系統總體結構框圖

圖4 單片機與AD9850芯片連接電路

圖5 系統軟件流程圖

3.3 AD9850應用時需要注意的事項

①AD9850作為時鐘發生器使用時，要避免混疊或諧波信號落入有用輸出頻帶內，并減少外部濾波器的要求，必須要使輸出頻率小于參考時鐘頻率的33%。

②AD9850參考時鐘頻率最低為1MHz，低于此頻率，系統自動進入電源休眠方式；高于此頻率，系統恢復正常。

③印制線路板應采用多層板，要有專門的電源層和接地層，而且不能有引起層面不連續的蝕刻導線條。

④印制線路板的頂層應留有帶一定間隙的接地面，以便為表面安裝器件提供方便。

⑤印制線路板的AD9850器件下面不能走數字信號線，避免把噪聲耦合進芯片；避免數字信號與模擬信號交叉，且它們在電路板相反兩側上的走線應彼此垂直，以減小電路板的饋通影響。

⑥時鐘等快速開關信號應利用數字地屏蔽起來，以免向電路板上的其它器件輻射噪聲，并且絕不應靠近基準輸入或位于封裝之下。

⑦要考慮用良好的去耦電路，分別把高質量的陶瓷去耦電容接到各自的接地引——去耦電容應盡可能靠近器件。

⑧采用獨立的模擬電源和數字電源，AD9850電源線路應采用盡可能寬的走線，以提供低阻抗路徑，并減小電源線路上的毛刺噪聲影響。

4.系統軟件設計

4.1 系統軟件總體設計

要實現對系統的軟件控制，合理安排程序流程尤為重要。系統程序流程圖見圖5。

從低到高的時鐘信號從外部輸入，或者由內部32位的刷新時鐘把I／O緩沖寄存器中的控制字傳送到AD9850的DDS內核，這樣就可以從寫端口寫入AD9850的控制字暫時寄存在I／O緩沖寄存器中；所以，程序設計中要特別注意AD9850的時序要求，正確送出邏輯控制字，注意其刷新時鐘。

4.2 鍵盤掃描及按鍵識別子程序

在本設計中，所設定的頻率和初始相位都是通過2×2鍵盤輸入的，因此要通過鍵盤掃描和按鍵識別程序將輸入的鍵值處理后送至AD9850。鍵盤的工作方式一般有循環查詢工作方式、定時中斷掃描工作方式和中斷工作方式。

為了提高CPU的工作效率，可以采用中斷的方法掃描鍵盤，即只有在鍵盤有鍵按下時，才執行鍵盤掃描并執行該按鍵功能程序。如果無按鍵按下，單片機將不理睬鍵盤。子程序流程圖如圖6所示。

4.3 控制字寫入程序

并行控制寫入過程如下：FQ UD由高電平轉為低電平，單片機將數據W0輸出；之后，單片機控制W CLK由低電平轉為高電平，保持至少3.5ns后，再由高電平轉為低電平，此時寫完控制字W0；然后按照寫入W0過程，依次寫入W1、W2、W3、W4；最后，單片機控制FQ UD由低電平轉為高電平，完成40位數據寫入過程，同時把地址指針復位到第一個輸入寄存器W0，為下次寫入頻率/相位控制字作好準備?？刂谱謱懭肓鞒倘鐖D7所示。

圖6 鍵盤掃描及識別流程

圖7 并行控制字寫入流程

圖8 1MHz正弦信號

圖9 10MHz正弦信號

5.系統測試

系統功能的實現需要CPU與外圍電路的密切配合。為保證系統按照設計意圖正常工作，必須對硬件電路和程序代碼進行仔細調試，因此系統的調試在設計中占據著重要的地位。

5.1 系統上電前的測試

在系統上電前，需要對硬件電路板進行仔細測試，看電源和地之間是否短路，芯片各引腳之間是否短路，芯片各引腳是否與焊盤連接良好，是否有焊接錯誤。主要是采用兩種方法，其一就是利用顯微鏡對電路板的焊接情況進行仔細檢查，看是否有短路，焊接是否可靠；其二就是利用數字萬用表對各引腳和測試點進行檢查，保證電路上沒有短路。

5.2 電源、晶振的測試

電源電路、晶振電路和復位電路是保證整個系統正常工作的基礎，雖然其調試相對比較簡單，但也應首先保證他們的正常工作。單片機和AD9850的供電電源是5V。在接入外部電源前。首先要對外部輸入電壓進行測量，用萬用表測得5v是否符合要求，經測試，電壓值為5V，符合系統供電要求。然后用示波器對兩個電源進行檢測，看其是否干凈，有沒有雜散，實測5V電壓均很穩定。

晶振的調試就比較簡單，單片機使用的是12MHz的溫度補償晶振，用示波器檢測后，發現其工作正常。AD9850使用100MHz的溫度補償晶振，用示波器檢測后，發現其工作正。

5.3 正弦信號的產生

從鍵盤輸入正弦信號的頻率和初始相位值，通過單片機將輸入的頻率和相位值轉換為頻率／相位控制碼，AD9850選擇的是并行數據輸入模式，40位的數據控制字經8位數總據線分5次重復輸入。W CLK端和FQ UD經過5次加載后，輸入了40位的數據控制字，W CLK端信號的上升沿將被忽略，數據將不再被加載，直到下一個復位信號或者下一個FQ UD端信號的上升沿到來為止。在FQ UD端信號的上升沿將40位的控制字加載進入相位累加器，并且將地址指針復位指向第一個數據輸入地址端。每傳輸一次8位的控制碼后，延時3.5ns，置單片機引腳P3.3為l，即產生一個有效的W CLK上升沿信號，將控制碼送入AD9850輸入數據寄存器當中，重復5次后，就可將40位的控制碼全部加載到AD9850的輸入數據寄存器當中，然后再延時lns，置單片機引腳P3.2為l，即產生一個有效的FQ UD上升沿信號，再延時Ins后，將40位的控制碼全部加載到AD9850中的DDS頻率合成部分中，經過13至118個周期后，就可以得到所需要的信號了。圖8為1MHz的正弦信號，圖9為10MHz的正弦信號。

6.結論

本文根據現代電子技術的發展需要以及直接數字頻率合成技術的特點，設計出了一套基于DDS的高精度信號源，該信號源能夠產生正弦波信號波形。經過系統的軟件、硬件調試試驗，所設計的系統能夠產成正弦波形，信號的頻率、相位、幅度的調節精度和抗干擾性等技術性能指標基本上達到了預期的設計目標。通過本文設計以及對DDS的研究表明，DDS技術可以應用在高速寬帶頻率合成領域，特別是在對頻率切換速度、頻率分辨率及相噪、雜散要求較高的場合，DDS技術顯示了特殊的優勢。本文只是DDS技術的初步研究，要達到性能完善，還有很多工作要做。比如電磁兼容的考慮、各種同步信號的設計以及系統穩定性問題等等。

[1]萬隆,巴奉麗.單片機原理及應用技術[M].北京:清華大學,2010.

[2]閆玉德,俞虹.MCS:51單片機原理與應用:C語言版[M].北京:機械工業出版社,2004.

[3]陳桂友.單片機原理及應用[M].北京:機械工業出版社,2007.

[4]蔡振江.單片機原理及應用[M].北京:電子工業出版社,2007.

[5]何立民.MCS-51單片機應用系統設計系統配置與接口技術[M].北京:北京航空航天大學出版社,1990.

[6]彭樹生.PIC單片機原理及接口技術[M].北京:電子工業出版社,2008.

[7]胡漢才.單片機原理及接口技術[M].北京:清華大學出版社,2010.

[8]秦志強.C51單片機應用及C語言程序設計[M].北京:電子工業出版社,2009..