焊料層空洞對IGBT芯片溫度分布影響分析

夏燕飛，羅毅飛，汪　波，劉賓禮

（海軍工程大學 艦船綜合電力技術國防科技重點實驗室，武漢430033）

焊料層空洞對IGBT芯片溫度分布影響分析

夏燕飛，羅毅飛，汪波，劉賓禮

（海軍工程大學 艦船綜合電力技術國防科技重點實驗室，武漢430033）

基于IGBT七層結構，建立三維有限元模型，模擬研究焊料層空洞對芯片溫度場的影響，討論空洞對芯片結溫作用機理。研究表明：焊料層空洞改變芯片散熱途徑，影響芯片溫度分布；單個空洞越大，芯片結溫越高，在中心和外邊緣位置結溫升高更加顯著；對于多個空洞，分布越密集，結溫越高。

有限元模型焊料層空洞溫度分布

0　引言

IGBT具有雙極型功率晶體管高耐壓、導通壓降低和功率MOSFET的開關速度快的特點，適用于中、大功率應用場合。隨著IGBT器件電壓等級的提高和芯片封裝密度的提高，器件芯片工作溫度升高，造成器件失效率的升高，可靠性降低。有研究表明，器件的工作溫度每升高10℃，壽命降低一半[1]。在器件生產過程中，由于工藝原因，會在芯片焊料層形成空洞，而芯片焊料層處于導電、散熱的主要通路上，空洞的出現會增加器件的熱阻，改變芯片的溫度分布，造成芯片局部熱量過度集中，嚴重時會形成熱斑[2]，甚至導致器件燒毀。

已有文獻大多采用模擬仿真的方法研究空洞對IGBT熱特性的影響：童蕾、張建、吳煜東等[2-10]采用有限元法分析空洞對功率器件溫度、應力的影響，建立不同的模型，研究內容和側重點各有不同；D.C.Katsis、Otiaba[11-12]等人對空洞與熱阻之間的關系進行了研究，得到一些定性的結論；但對于焊料層外邊緣空洞和空洞分布的研究較少。文中基于具體IGBT結構，建立了三維有限元熱仿真模型，研究單個空洞的大小、位置和空洞分布對芯片結溫的影響，并著重討論外邊緣空洞和空洞分布對芯片溫度分布的影響。

1　IGBT傳熱模型描述及相關參數

IGBT器件除去塑料外殼封裝及硅膠，一般有圖1所示的七層結構，從上到下依次為芯片（二極管）、芯片焊料層、DBC上銅板、DBC陶瓷層、DBC下銅板、襯底焊料層和基板，芯片、二極管焊接在DBC上銅板上，通過鋁線鍵合工藝實現電氣連接。

圖1　IGBT七層封裝結構示意圖

文中以某1200 V/50 A半橋IGBT模塊為例，構建七層有限元熱仿真模型，如圖 2所示。模型中IGBT芯片設為主要熱源，尺寸為9 mm×9 mm，對稱的位于器件 DBC上銅板兩端，考慮到尖峰和可靠性等問題,器件使用中一般留有一定余量，仿真中功率損耗（Ploss）設定為75 W。由于半橋結構有兩個對稱的芯片和二極管，為研究單一芯片受空洞的影響，選取模塊的1/2進行建模，忽略鋁線和其他接線端子，各層材料的幾何尺寸及材料物理屬性如表 1，其中上銅層不規則，沒有給出具體的長、寬尺寸，以實際模塊的封裝形狀和尺寸為準。

采用 ANSYS軟件計算穩態熱傳導問題，對模型仿真條件進行如下設定：

1）芯片均勻產熱，芯片體積產熱率(Hgen)為2.9×109W/m3，如公式（1）：

其中：Vchip為芯片體積；熱量通過七層結構逐層傳遞，實際器件芯片上表面涂有硅膠，忽略芯片熱對流，另外芯片熱輻射的能量較少，也進行忽略[13]。

2）整個模塊安裝在水冷散熱器上，接觸良好，對基板面均勻散熱，對流散熱系數為2000 W/(m2·K)（搭建試驗平臺，導通功耗設為75 W，測量芯片最高結溫和基板溫度，利用試驗數據結合仿真估算基板面對流散熱系數），環境溫度 25℃，基板三個側面與空氣自然對流散熱，對流散熱系數為 10 W/(m2·K)。

表1　IGBT模型材料參數

2　有限元分析

2.1空洞選取

將空洞引入模型前，需要選取合適的空洞形式。在垂直芯片方向，空洞有貫穿型、非貫穿性，而貫穿型空洞對器件結溫影響稍大[5]，也便于建模；在水平方向，焊料層中的空洞多為圓形和橢圓形[13],綜合考慮選取貫穿型圓柱空洞。七層結構中有兩層焊料，分別為芯片焊料層和襯底焊料層。襯底焊料層離芯片較遠，中間隔著 DBC板。傳熱滯后，另外，相比芯片焊料層尺寸大，空洞尺寸相同時，對芯片結溫影響較小。處于芯片正下方的芯片焊料層，對芯片的溫度分布影響更直接、明顯，故選取芯片焊料層為研究對象。

用空洞率和圓柱半徑衡量空洞的尺寸，美軍標MIL-STD-883H方法2030中對空洞率定義為：空洞率=空洞總體面積/焊料層總面積。為研究方便，在芯片焊料層上選取6個典型位置，進行編號，如圖3所示所示：位置1、4、5位于芯焊料層內部，位置2、3、6位于焊料層外邊緣。

2.2無空洞的模型

圖4為無空洞時芯片溫度分布，芯片中心溫度最高，為80.6℃，遠離中心溫度逐漸降低，芯片表面等溫線呈圓形規則分布，在垂直方向，由芯片到基板溫度逐漸降低。

圖2　IGBT器件的實物與有限元模型

圖3　芯片焊料層空洞典型位置

圖4　無空洞時芯片溫度分布

2.3單個空洞大小對芯片最高結溫影響

在如圖3所示典型位置1、2、3處，分別引入不同半徑的空洞并建模，仿真結果如圖5所示：同一位置，半徑越大，芯片最高結溫越高，半徑為3 mm時，溫度接近125℃，接近器件承受的極限溫度；相同半徑下，外邊緣位置2、3的空洞面積是位置1的1/4、1/2,但最高結溫只是稍低于位置1，位置2與位置1最大相差6℃，并且隨著空洞半徑的增大，位置2、3與位置1結溫差減小?？斩刺幱诤噶蠈觾炔亢屯膺吘墝Y溫影響差異較大，對位置4、5和6建模，可以得到類似結論。

將半徑與結溫的關系轉化成空洞率（P）和結溫的關系，如圖6所示，位置1、4、5在焊料層內部，空洞率與最高結溫關系趨向線性，在空洞率較小時，曲線偏離線性，對芯片結溫影響較小。對于外邊緣位置2、3可以得到相同的結論。在空洞率相同時，外邊緣（如位置2、3、6）空洞對芯片結溫影響大于芯片內部（如位置1、4、5）空洞。

圖5　不同位置下空洞半徑對芯片最高結溫的影響

為解釋以上結論，可以引入傳熱學傅里葉定律：

其中，Q為導熱傳導的熱量，λ為導熱系數，A為垂直于熱流的截面積，gradt為溫度梯度，表征溫度場在空間上改變的大小程度，溫度增大方向為正。導熱傳導的熱量Q與溫度梯度gradt的絕對值和垂直于熱流的截面積A成正比。如圖4所示，在芯片的任意位置，水平和垂直方向都存在溫度梯度，熱量沿水平和垂直兩個方向傳導。芯片焊料層空洞阻礙芯片產熱在垂直方向的傳導，在穩態熱傳導的前提下，熱量Q將沿水平方向傳導。

公式（3）～（5）中，r為空洞半徑，d為芯片厚度?？斩窗霃皆龃?，空洞上方局部產熱增多，溫度梯度增大，促使溫度升高。

空洞較小時，產熱較少，溫度梯度變化不大，對原溫度場影響較小，對芯片結溫影響小，隨空洞增大，產熱增多，對原溫度場影響較大，對結溫影響明顯。對于邊緣空洞，特別是位置2、3，相同半徑下，空洞面積小，但溫度梯度相差不大，導致空洞率相同時，外邊緣位置空洞對結溫影響大于內部位置空洞。因此生產制造時，盡量避免邊緣空洞和大空洞的出現。

圖6　不同位置下空洞率對芯片最高結溫的影響

2.4單個空洞位置對芯片最高結溫影響

前文對空洞大小影響進行分析，可以看出，芯片最高結溫與空洞位置有關。對6個典型位置建模，結果如圖7所示，空洞位置的不同改變了芯片原來的溫度分布，最高結溫離開中心位置，在空洞上方形成新的高溫中心。

空洞由位置1沿直線分別移動到2、3，空洞半徑取1.6 mm，結果如圖8（D表示空洞圓心縱坐標，芯片中心為坐標系原點）。當D為2.9 mm時，空洞到達芯片焊料層邊緣。在芯片內部（D < 2.9 mm）,最高結溫逐漸減小，沿1-2的路徑，最高結溫下降大約6℃，沿1-3路徑，下降3℃。原因如下：半徑和產熱率相同時，Q/A不變，溫度梯度不變，由于位置越遠離中心位置，初始溫度越低，導致空洞遠離中心位置，結溫降低。到達芯片邊緣后，空洞由圓形變得不規則，熱量Q和熱流的截面積A變化復雜，公式（3）、（4）不再適用，Q/A變化趨勢先增大后減小，結溫最大值接近甚至高于中心位置，如1-2路徑最大值113.3℃，1-3路徑最大95.7℃。

前文表明，單個空洞大小、位置對芯片最高結溫影響很大；引入三種規則的空洞分布模型，邊緣分布、集中分布、均勻分布（如圖9），討論多個空洞的分布對芯片最高結溫的影響。單個空洞大小相同，研究空洞率從5%到50%，三種分布對芯片最高結溫的影響。

圖7　典型位置的溫度場（r=1.6 mm，單個空洞率為10%，功率損耗為75 W）

圖8　不同位置空洞對芯片最高結溫的影響

2.5空洞分布對芯片最高結溫影響

圖9　空洞的三種不同分布

如圖10所示，集中分布影響最大，均勻分布其次，邊緣分布影響最??；溫度分布圖顯示最高結溫在中心位置處。對比圖6可知，焊料層內部多個空洞分布對結溫的影響難以達到相同空洞率單個空洞的影響效果。

由前文分析不難看出，多個空洞形成多個高溫中心，每個空洞附近溫度梯度遠小于大空洞附近溫度梯度，導致最高結溫相對較??；多個空洞的分布，改變了原溫度場的分布，分布越集中，空洞附近溫度越高，溫度梯度相同時，最高結溫越高。對集中分布，調節空洞間隔進行建模，可以得到間隔越小，最高結溫越高的結論，因此空洞分布越密集，結溫越高。

圖10　三種分布下空洞率對芯片最高結溫影響

3　總結

文中選取位于芯片焊料層的貫穿型空洞，研究空洞大小、位置及分布對芯片結溫的影響，重點分析外邊緣空洞和空洞分布。結果表明：單個空洞越大，最高結溫就越大；芯片焊料層內，遠離中心位置，結溫會降低；焊料層外邊緣，空洞對結溫影響復雜，空洞率相同時，對結溫影響遠大焊料層內部位置；多個空洞分布越密集，結溫越高，但最高結溫低于相同空洞率下單個大空洞的影響。

因此，空洞對結溫、熱阻等熱參數的影響，不能僅靠空洞率來衡量，還需考慮空洞大小、位置、分布等因素，特別要注意邊緣空洞。在芯片的焊接工藝中，應把空洞尺寸控制在合理范圍，并避免芯片焊料層外邊緣出現較大空洞，提高器件的可靠性。

[1] Oettinger F F，Blackbum D L. Semiconductor MeasurementTechnology:ThermalResistance Measurement [M]. Washington DC，US Department of Commerce，1990.

[2] 張小玲，張健，謝雪松，呂長志. IGBT熱特性的仿真及焊料層分析[J]. 功能材料與器件科學，2011，17 （6）: 555-558.

[3] 章蕾，郭好文，何倫文，汪禮康，張衛. 貼片焊料層厚度對功率器件熱可靠性影響的研究[J].半導體技術，2007,32（11）: 933-937.

[4] 張健，張小玲，呂長志，佘爍杰. IGBT焊料層中的空洞對器件熱可靠性的影響[J]. 硅微電子學，2011，31（5）: 517-521.

[5] 吳昊，陳銘，高立明，李明. 粘結層空洞對功率器件封裝熱阻的影響[J]. 半導體光電，2013，32（2）: 226-230.

[6] 吳煜東，常桂欽，彭勇殿等. 焊層空洞對 IGBT 模塊熱應力的影響[J]. 大功率變流技術，2014，(1): 17-23.

[7] 謝鑫鵬，畢向東，胡俊. 空洞對功率芯片粘貼焊料層熱可靠性影響的分析[J]. 半導體技術，2009，34 （10）: 1026-1031.

[8] 田蘊杰，張小玲，謝雪松，佘爍杰，呂長志，王任卿. IGBT熱疲勞工作對焊料層可靠性的影響[J].硅微電子學,2014，34（3）:288-292.

[9] 鄭鋼濤，陳素鵬，胡俊，李國元. 焊料層空洞面積對功率器件電阻和熱阻的影響[J]. 半導體技術，2010，35（11）: 1059-1064.

[10] 徐玲，周洋，張澤峰，陳明祥，劉勝. IGBT模塊焊料層空洞對模塊溫度影響的研究[J]. 中國電子科學研究院學報，2014，9(2）:125-129.

[11] D. C. Katsis，Jacobus Daniel vanWyk.A Thermal Mechanical and Electrical Study of Voiding in the Solder Die-Attach of Power MOSFETs [J].IEEE TransactionsonComponentsandPackaging Technologies，2006 ，29，(1): 127-136.

[12] Otiaba K C,Bhatti R S,Ekere,et al.Numerical study on thermal impacts of different void patterns on performance of chip-scale packaged power device [J]. Microelectronic Reliability,2012,52:14049-1419.

[13] Jin Onki,Yasunori Chonan,etal.A new void free soldering process in large area，high power IGBT modules [C]// ISPSO`2000，2000，Toulousse，France: 367-370.

The Effect of Voiding in the Solder Die on the Temperature Distribution of IGBT Chips

Xia Yanfei，Luo Yifei，Wang Bo，Liu Binli
(National Key Laboratory of Science and Technology on Vessel Integrated Power System，Naval University of Engineering，Wuhan 430033，China)

Based on the IGBT seven-layer structure，a three dimensional finite element model is established to simulate the effect of voiding in the solder die on the temperature field of the chip，and the mechanism of the effect of voiding on the chip junction temperature is discussed. The results show that: voiding in the solder die change the cooling path and the temperature distribution of the chip，the larger the single hole，the higher the chip junction temperature，and the temperature rise is more significant in the center and outer edge location than other position in the chip，for multiple holes，the more concentrated the distribution，the higher the junction temperature.

finite element model; solder die voiding; temperature distribution

TM46

A

1003-4862（2015）12-0001-05

2015-09-11

國家自然科學基金重大項目（51490681）、國家重點基礎研究發展計劃（973計劃）（2015CB251004）

夏燕飛（1989-），男，碩士研究生。主要研究方向：大功率半導體器件盡限應用及可靠性。

羅毅飛（1980-），男，副研究員。主要研究方向：大功率半導體器件盡限應用及可靠性。