紅外焦平面CTIA型讀出電路的設計研究

蔡晶晶, 劉曉東, 張軒雄

(1.上海理工大學 光電信息與計算機工程學院,上海 200093; 2.復旦大學 微電子學院,上海 201210)

紅外焦平面CTIA型讀出電路的設計研究

蔡晶晶1, 劉曉東2, 張軒雄1

(1.上海理工大學 光電信息與計算機工程學院,上海 200093; 2.復旦大學 微電子學院,上海 201210)

為了適應紅外焦平面(IRFPA)高像素的趨勢,設計出面積更小、性能更優的像元電路,選擇電容反饋跨阻放大器(CTIA)作為像元電路的電路結構,在CTIA中運算放大器基于共源共柵結構,采用積分電容可選的模式來調整積分時間,并基于電路高像素的需求,優化電路,減小面積.在此基礎上,搭建模擬信號通路進行仿真研究,繪制版圖,并進行后仿,為讀出電路的正確性、可靠性提供保障.優化后的像元電路面積為18 μm×18 μm,可選積分電容分別為60 fF和400 fF,后仿得到的信號通路輸出擺幅常溫下為2.03 V,低溫下為1.52 V,且低溫下的積分噪聲為213.6 μV,滿足設計需求.

紅外焦平面; 讀出電路; 像元電路; CTIA; 模擬信號通路

紅外焦平面陣列屬于紅外光學系統,是一種紅外成像器件,廣泛用于軍事領域、民事領域.紅外焦平面陣列由紅外探測器和讀出電路兩部分組成[1].紅外探測器將紅外輻射轉換成電信號,讀出電路對探測器輸出的電信號積分采樣,采樣結果通過緩沖器串行讀出.讀出電路既有模擬電路又有數字電路,是典型的數?；旌霞呻娐?其中模擬電路負責對探測器電流積分、采樣和傳輸,并提供電路所需的偏置;數字電路產生控制時序,控制讀出電路積分、采樣的時間節點,并根據所設置的控制字,選擇窗口大小、積分模式、輸出通道個數等多種功能.

其中,輸入級電路作為讀出電路的核心部分,其性能對讀出電路的噪聲、功耗、面積等參數有很大影響.目前,報道的輸入級電路有多種結構[2],如SI (自積分)、SFD (源跟隨器)、DI (直接注入)、GMI (電流鏡柵調制)、BDI (緩沖直接注入)以及CTIA (電容反饋跨阻放大器)等.SI結構簡單,占用面積少,但是輸出無增益,需要后接電荷放大器,并且積分電容的非線性會引起輸出的非線性.SFD結構簡單,適用于大面積、低功耗的讀出電路,在低背景下有較好的信噪比,但是其在中、高背景下,輸出信號的非線性較為嚴重,并且源跟隨器會引入較大的噪聲.DI結構由注入管和積分電容構成,占用面積較小,但在低背景下,探測器光電流較小,使得注入管跨導變小,輸入阻抗增大,注入效率降低,增大了電路的非線性度.GMI結構利用電流鏡的復制作用,將光電流按比例放大或縮小,再進行積分.GMI相比DI有更高的靈敏度,但是GMI不能給探測器提供穩定的偏壓.BDI結構是在DI結構基礎上,跨接反相放大器,降低了電路的輸入阻抗,提高了注入效率,改善了響應,但是面積與功耗都較大.CTIA結構雖然相較前面幾種較為復雜,功耗較大,但是CTIA結構中運放與積分電容構成負反饋回路,可以提供很低的輸入阻抗、較高的注入效率,能為探測器提供穩定的偏壓.在從低到高的背景范圍內,CTIA噪聲都很小,非線性度低[3].綜合考慮下,本文選取CTIA結構作為讀出電路的輸入級結構.

傳統的CTIA結構采用兩級運算放大器結構,至少需要8個MOS管和一個比較大的補償電容,占用面積大,功耗高[4].而現今,隨著讀出電路的規格越來越大,為了使讀出電路達到百萬像素,就需要增大讀出電路的陣列規格,顯然,如果采用傳統的CTIA結構,那么讀出電路的尺寸將會變大,不利于讀出電路與其他模塊的集成.因此,需要進一步減小像元電路的尺寸.本文采用一種基于共源共柵結構的CTIA電路[2,5],對CTIA 電路進行優化,根據電荷容量調整電容大小,采用積分電容可選的積分模式,并采用一位帶寬控制結構,減小了電路面積,優化了電路功能,優化后的像元電路面積為18 μm×18 μm,可選積分電容分別為60 fF和400 fF.另外,為確保電路功能的正確性,文中對讀出電路的模擬信號通路進行分析研究,并在常溫300 K和低溫150 K下進行仿真分析,后仿得到CTIA電路在低溫下積分電壓為2.41 V,噪聲為213.6 μV,信號通路低溫下輸出擺幅為1.52 V,通過后仿結果可知,電路低溫下的輸出擺幅需要在今后進一步優化.

1 基于CTIA的前置信號通路

1.1 電容反饋跨阻放大器

圖1(見下頁)為輸入級電路的多種電路結構示意圖.電路結構中的各項變量分別為:Ci為積分電容;Vsh為采樣控制信號;MUX為輸出端;VSS為接地端;Vr為復位電壓；Rd與Cd分別為二極管自身電阻與電容；Vb為偏置電壓；Vsub為二極管的襯底電壓；Vi為注入電壓.

其中,CTIA(電容反饋跨阻放大器)是由運算放大器和反饋積分電容構成的一種復位積分器,電路結構如圖1(e)所示.積分電容位于放大器的反饋回路上,探測器的電流在反饋電容上積分,復位管將積分電容上的電荷放電,并將輸出端復位至參考電平.

CTIA選用共源共柵結構的運算放大器,并基于文獻[2]中的電路結構進行優化.為減小單元電路面積,電路采用一位帶寬控制,并調整電容大小及MOS管尺寸,CTIA電路如圖2所示(見下頁).圖2中VDD為電源,bwl_b為帶寬選擇控制信號,lowg_b為積分電容選擇信號,reset為復位信號,at_bloom為防溢出信號,r_sw為行選信號;Vso為采樣輸出信號,Ii為探測器輸入電流,Vc為共源共柵結構中的偏置電壓,Vo1為CTIA結構的輸出電壓,Vo2為像元電路中的輸出電壓.電路中積分電容越大,電荷容量越大,引入的噪聲電子數也越大;而若積分電容太小,則會導致積分電壓過高,非線性失真增加,因此在CTIA電路中采用積分電容可選的方式,由積分電容選擇管實現.為了滿足單元電荷容量0.3 Me,4 Me可選的指標要求,積分電容分別取值為C1=60 fF和C2=400 fF.當電容選擇管柵端信號lowg_b為低電平時,積分電容為C1+C2;為高電平時,積分電容為C1.當復位管柵端信號reset為高時,探測器的電流在積分電容上開始積分;reset為低時,積分電容放電,CTIA單元輸出端恢復至參考電平.當采樣管柵端信號為低時,采樣管導通,從CTIA輸出端開始采樣,采樣結果輸入由M9與M10構成的源極跟隨器中,并傳輸到下一級緩沖器.出于面積以及噪聲的考慮,電容C2受帶寬選擇管M4和積分電容選擇管M5控制而分時復用,M4和M5不能同時導通.當帶寬選擇管導通時,會降低一些高頻部分的噪聲.本文采用一位帶寬選擇,以減少MOS管的KTC噪聲,又保證了CTIA高頻部分的降噪.

圖1 六種像元電路結構[1]Fig.1 Six kinds of structures of the pixel circuit

CTIA的噪聲對紅外焦平面探測器微弱信號輸出的信噪比有著重要的影響[6].電路中有兩種噪聲,分別為熱噪聲(KTC噪聲)和閃爍噪聲(1/f噪聲).CTIA電路中帶有復位開關,開關的打開和閉合都會產生KTC噪聲.當開關斷開時,噪聲會隨輸入信號的瞬時值保存到積分采樣電容上.KTC噪聲是讀出電路中起主要作用的噪聲.閃爍噪聲是MOS管在漏電流中產生的噪聲.CTIA電路的總噪聲是CTIA復位階段的噪聲與積分階段的噪聲之和,計算公式[7-8]為

(1)

圖2 CTIA像元電路圖Fig.2 Schematic of the CTIA pixel circuit

式中:k是玻爾茲曼常數；T是溫度；γ是體效應系數；KP是PMOS管的閃爍噪聲系數；KN是NMOS管的閃爍噪聲系數；COX是單位面積柵氧電容；gm是MOS管跨導；Ci是積分電容；W是MOS管柵寬；L是柵長；f是頻率;Ri,a為放大器的輸入電阻.從式(1)可以看出,當CTIA電路處于復位階段時,積分電容越大,引入的噪聲越大.因此,采用積分選擇管是有意義的.

1.2 模擬信號通路

為了驗證電路功能的正確性,將模擬信號通路提出,信號通路的結構如圖3所示.最左側為紅外探測器,中間部分為CTIA型讀出電路,最右側為讀出電路的緩沖電路,OUT為輸出端,電路中設計了三級緩沖.讀出電路選用CTIA作為前級放大器,探測器電流在CTIA的反饋電容上積分,并由放大器進行采樣、保持,由M9和M10構成的源極跟隨器的輸出端接入下一級緩沖器,最后通過多級緩沖器與跟隨器輸出.

圖3 模擬信號通路結構Fig.3 Structure of the analog signal chain

緩沖器一般輸入電阻大,輸出電阻小,常用的緩沖器有兩種結構:源極跟隨器和單位增益緩沖器.由圖3可知,在信號通路中,CTIA單元電路后接多級緩沖器,且均為差分輸入的單位增益緩沖器,與輸出端相連的是跟隨器電路.

跟隨器電路結構如圖4所示,由差分放大器構成,負的輸入一端與輸出端相連,構成單位增益緩沖器,pd為上拉信號.跟隨器比較重要的性能有驅動能力、跟隨特性、穩定性等[8].輸出擺幅反映跟隨特性,它是使所有晶體管都工作在飽和區的輸出電壓的范圍.如果輸出電壓過低,M4和M5工作在線性區;如果輸出電壓過高,M2工作在線性區.因此,跟隨器的輸出擺幅的計算公式為

VGST4+VGST5≤VOUT≤VDD-VGST2

(2)

式中:VGST是過驅動電壓.經計算可以得到擺幅為[0.3 V,3.2 V].

動態范圍是讀出電路的一個重要的性能參數,定義為輸出擺幅與輸出噪聲之比[9],計算公式為

(3)

式中:Vsw是讀出電路的輸出擺幅,Voutrms是讀出電路的輸出積分噪聲.動態范圍反映了讀出電路的信噪比,在實際電路中,需要根據探測器光電流的信號范圍來確定讀出電路的動態范圍[3].

紅外焦平面的探測器采用光子型探測器.光子型探測器是一種基于光電效應的紅外探測器,由于紅外線的頻率較低,所以探測器材料的禁帶寬度必須足夠小.常溫下窄禁帶半導體載流子的熱激發會導致大量載流子從禁帶躍遷到導帶,會對電路造成干擾.因此,通常使探測器保持在低溫下.電子系統在低溫下有許多優點[10],例如遷移率增加,工作速度提高;互連線導電性提高,信號傳輸時間縮短;電路的開關速度、噪聲容限以及增益帶寬積都得到改善.低溫特性在本文表現為噪聲減小,延遲時間縮短,功耗降低等.因此,本文將比較常溫300 K和低溫150 K下CTIA電路的仿真結果,并加以分析.

圖4 跟隨器電路圖Fig.4 Schematic of the follower circuit

2 仿真分析

采用0.13 μm CIS工藝在Cadence Spectre軟件下對CTIA及信號通路進行仿真.在常溫300 K與低溫150 K下分別對信號通路進行瞬態仿真,圖5是常溫下CTIA的瞬態曲線,可以看出,當積分電容積分完成后,采樣控制信號Vsh由高電平變為低電平,開始采樣.圖6(見下頁)為不同輸入電流下的瞬態曲線,探測器電流的改變不影響積分電壓的大小,積分電壓只與積分電容有關,同時探測器電流越大,放電越快.

圖5 300 K下CTIA瞬態仿真曲線Fig.5 Transient simulation curve of the CTIA at 300 K

帶寬選擇管M4和積分電容選擇管M5柵壓的不同使得積分電容與帶寬限制電容有三組取值,瞬態仿真曲線如圖7所示(見下頁).當積分電容選擇管關斷時,積分電容為C1,電容放電較為緩慢;當積分電容選擇管導通時,積分電容為C1+C2,放電較快.從圖7中還可以發現,當積分電容Ci相同時,帶寬限制電容Cb的不同值不影響CTIA電路中積分電容的積分及復位.圖8為300 K和150 K下的積分電壓,可以看出,常溫300 K時CTIA的積分范圍為(0.38 V,2.74 V),150 K時積分范圍為(0.21 V,2.52 V).

圖6 不同輸入電流下的瞬態曲線Fig.6 Transient simulation curves under different input currents

圖7 不同積分電容下的瞬態仿真曲線Fig.7 Transient simulation curves under different integral capacitances

圖8 300 K和150 K下的積分電壓Fig.8 Integrated voltages at 300 K and 150 K

以探測器電流取值1.5 nA為例,對CTIA電路和信號通路進行交流仿真,得到CTIA的開環增益為110 dB,帶寬為2.98 MHz.另外,為得出電路的等效輸出噪聲,對CTIA及信號通路進行噪聲分析.通過仿真分析可知,在輸出噪聲中熱噪聲起主導作用.在后面的定量分析中采用輸出積分噪聲作為衡量標準,積分噪聲計算方法[11]為

(4)

對CTIA和信號通路分別仿真噪聲,計算輸出積分噪聲,得到的CTIA輸出積分噪聲見表1.信號通路在300K下的輸出積分噪聲為408.7 μV,150 K下的輸出積分噪聲為317.6 μV.同時,根據式(1)估算出150 K下CTIA的輸出積分噪聲的理論值為236.33 μV,仿真結果與理論值的對比見表1.

表1 CTIA輸出積分噪聲Tab.1 Output integrated noise of the CTIA

隨后對緩沖器及跟隨器分別進行直流掃描分析,以獲取輸出擺幅的大小.以圖4的跟隨器為例,將輸入電壓設置為變量,從0到3.3 V進行直流掃描分析,按照正負5 mV的誤差,得到輸出擺幅,結果見表2.其他緩沖器的輸出擺幅的仿真方法與跟隨器一致.由于各緩沖器的MOS管參數不一致,三級緩沖器的輸出擺幅均不相同.

表2 各級緩沖器輸出擺幅Tab.2 Output swings of all level buffers V

在信號通路中,信號需要通過多級緩沖器與跟隨器,對信號通路進行仿真,按照正負誤差10 mV,得到300 K下輸出范圍為(0.64 V,2.74 V),輸出擺幅為2.10 V;150 K下輸出范圍為(0.77 V,3.14 V),由于150 K下電路積分電壓是2.52 V,所以輸出范圍是(0.77 V,2.52 V),輸出擺幅為1.75 V,數據如表2所示.從表2可以發現,通路的輸出擺幅比單級緩沖器小,這是因為通路的負載阻抗比單級緩沖器大,拉低了輸出擺幅.

由式(3)計算可知,300 K時讀出電路的動態范圍是74 dB,150 K時的動態范圍為74 dB.同時,根據前文得到的理論值計算可得,150 K時CTIA的動態范圍是78.6 dB.比較可知,仿真的結果與理論值相差不大,滿足設計要求.

3 版圖設計

采用0.13 μm CIS工藝,在Virtuoso Layout XL中繪制CTIA電路及模擬信號通路的版圖.CTIA單元電路的版圖如圖9所示,面積18 μm×18 μm.模擬信號通路的版圖如圖10所示,面積406.65 μm×57.26 μm.使用Calibre工具驗證所繪版圖,均通過 DRC與LVS檢查.

圖9 CTIA單元版圖Fig.9 Layout of the CTIA circuit

圖10 模擬信號通路版圖Fig.10 Layout of the analog signal chain

4 后仿

使用QRC提取版圖的寄生參數,再利用所提取的參數進行后仿,得到如下結果:

a. CTIA電路在300 K下積分范圍為(0.42 V,2.64 V);150 K下積分范圍為(0.28 V,2.41 V).

b. 緩沖器、跟隨器及信號通路的輸出擺幅見表3,可以發現低溫下輸出擺幅變化較大.

c. CTIA的輸出積分噪聲結果如表4所示,信號通路在300 K下的輸出積分噪聲是279.1 μV,在150 K下輸出積分噪聲為209.1 μV.

表3 后仿時各級緩沖器輸出擺幅Tab.3 Output swings of all level buffers in the post-simulation V

表4 后仿輸出積分噪聲

從表1中可以看出,CTIA的輸出積分噪聲的理論值與前仿結果相差不大,后仿結果與之相比相差亦不大,符合電路的設計指標.現將仿真結果與文獻[12]、文獻[13]的結果進行比較,對比結果如表5所示,本文像元電路的尺寸為18 μm×18 μm,優于文獻[12]與文獻[13]的像元尺寸;輸出擺幅占電源電壓的比值為46%,優于文獻[12]中的36%;以單個CTIA的功耗作為評判標準,本文中的CTIA的功耗優于文獻[12],但劣于文獻[13],有待提高.

表5 CTIA仿真結果對比Tab.5 Comparison of the simulation results of the CTIA

5 結 論

紅外焦平面讀出電路基于CTIA單元電路,采用共源共柵放大器結構,選擇可選積分電容的積分模式,優化電路,減小單元電路面積.根據設計需求調整了積分電容的大小與CTIA電路結構,使得CTIA單元電路的面積達到18 μm×18 μm的要求.單元電路面積越小,相同面積下的像元數量就越多,因此適用于大面陣的讀出電路.優化后CTIA電路150 K下的噪聲為213.6 μV,輸出擺幅為1.52 V (電源電壓為3.3 V),滿足設計需求.另搭建模擬信號通路,并對信號通路進行仿真,通過仿真可知信號通路輸出積分噪聲較小,150 K下輸出積分噪聲為209.1 μV,通過前、后仿的結果對比,可以發現低溫下跟隨器的輸出擺幅前后有較大差別.對比發現,該電路像元尺寸明顯優于之前所報道的文獻.但是也需要注意到電路的輸出擺幅與之相較也略有減小,電路噪聲略有增大,需要在今后的研究中繼續優化電路的擺幅與噪聲問題.

[1] ROGALSKI A,ANTOSZEWSKI J,FARAONE L.Third-generation infrared photodetector arrays[J].Journal of Applied Physics,2009,105:091101.

[2] 沈科.基于CTIA的快照式紅外讀出電路研究[D].成都:電子科技大學,2009.

[3] 郝立超.甚長波紅外探測器信號讀出電路結構研究[D].上海:中國科學院研究生院(上海技術物理研究所),2014.

[4] 王霄,史澤林.CTIA型讀出電路結構優化研究[J].微電子學與計算機,2014,31(11):64-68.

[5] FLIR.ISC9809 low background 320 specification[Z].America:FLIR System,2002.

[6] VERMEIREN J,VAN BOGGET U,VAN HOREBEEK G,et al.Low-noise,fast frame-rate InGaAs 320×256 FPA for hyperspectral applications[C]∥Processing of SPIE,Infrared Technology and Applications XXXV.Orlando:SPIE,2009.

[7] 王攀,丁瑞軍,葉振華.短波IRFPAs讀出電路CTIA輸入級的優化設計[J].激光與紅外,2013,43(12):1363-1367.

[8] JOHNSON J F,LOMHEIM T S.Focal-plane signal and noise model-CTIA ROIC[J].IEEE Transactions on Electron Devices,2009,56(11):2506-2515.

[9] 關有光,周文超,田小強.探測器動態范圍對光束質量β因子測量的影響分析[J].激光與光電子學進展,2011,48(7):070401.

[10] 趙宏亮.基于紅外成像系統的低溫讀出電路設計技術研究[D].天津:天津大學,2012.

[11] RAZAVI B.Design of analog CMOS integrated circuits[M].CHEN G C,CHENG J,ZHANG R Z,譯.Xi′an:Xi′an Jiaotong University Press,2003:192-194.

[12] 翟永成,丁瑞軍.320×256大電荷容量的長波紅外讀出電路結構設計[J].紅外與激光工程,2016,45(9):73-78.

[13] WANG G N,LU W G,LIU D H,et al.Column-level passive sample and column-shared active readout structure for high speed,low power ROIC[J].Electronics Letters,2015,51(5):390-392.

(編輯:董 偉)

Design of CTIA Readout Circuit for IRFPA

CAI Jingjing1, LIU Xiaodong2, ZHANG Xuanxiong1

(1.SchoolofOptical-ElectricalandComputerEngineering,UniversityofShanghaiforScienceandTechnology,Shanghai,200093,China; 2.MicroelectronicsCollege,FudanUniversity,Shanghai,201210,China)

In order to adapt to the trend of high pixel demand of infrared focal plane (IRFPA),it is necessary to design a smaller size and better performance pixel circuit.A capacitive transimpedance amplifier (CTIA) was selected as the circuit structure of the pixel circuit.The cascode structure was adopted for the CTIA,and the integration time was able to be adjusted by using the optional integrated capacitors.The pixel circuit was modified to reduce the area for meeting the need of high pixel.In addition,the analog signal chain was set up and analyzed by simulation.Its layout was drawn and then it was post simulated to provide a guarantee of accuracy and reliability of the readout circuit (ROIC).After optimization,the area of the pixel circuit is 18 μm×18 μm,and the optional integrated capacitors are 60 fF and 400 fF respectively.The output swing of the analog signal chain is 2.03 V at room temperature and 1.52 V at low temperature,obtained in the post-simulation.The output integrated noise at low temperature is 213.6 μV,which is lower than the former structure,and can meet the requirements in the post-simulation.

IRFPA;ROIC;pixelcircuit;CTIA;analogsignalchain

1007-6735(2017)04-0346-07

10.13255/j.cnki.jusst.2017.04.008

2017-04-11

蔡晶晶(1992-),女,碩士研究生.研究方向:紅外焦平面讀出電路設計.E-mail:caijj_1030@163.com

張軒雄(1965-),男,教授.研究方向:微電子機械系統技術與器件傳感技術.E-mail:xuanxiongzhang@163.com

TN 432

A