一種模擬電路動態電源電流信號測量電路設計與實驗驗證*

張 克 賀 國,2 張超杰

(1.海軍工程大學動力工程學院 武漢 430033)(2.海軍工程大學管理工程系 武漢 430033)

一種模擬電路動態電源電流信號測量電路設計與實驗驗證*

張 克1賀 國1,2張超杰1

(1.海軍工程大學動力工程學院 武漢 430033)(2.海軍工程大學管理工程系 武漢 430033)

集成電路技術的飛速發展導致電路的可測量信號越來越少,對電路的故障診斷帶來巨大挑戰。動態電源電流(IDDT)測試是傳統電壓測試方法的有效補充,為電路故障診斷提供了新的、不破壞被測電路的測試手段。針對模擬電路IDDT信號幅值小、變化快、易被噪聲干擾等特點,提出了一種以三運放儀表放大結構為主體、能有效克服高頻噪聲干擾的片外IDDT測量電路設計方法,并利用實驗驗證了設計電路的有效性。被測電路采用Sallen-key濾波器,設計的實驗電路板可以方便地模擬其常見故障類型,利用所設計的IDDT測量電路進行信號測量,并與示波器直接測量的信號進行對比,證明了所設計測量電路的有效性。

動態電源電流; 測量電路; 故障模式; 模擬電路

Class Number TN86

1 引言

隨著集成電路技術的飛速發展,電路的集成度不斷提高,對電路測試的要求也越來越高,但電路的可測信號卻越來越少,甚至只有輸出電壓信號可測。20世紀90年代,美國學者提出了動態電源電流測試(IDDT)的概念[1],試圖通過觀察和分析電路在其內部狀態變化時所產生的動態電流,來發現某些不能被其他測試方法發現的故障,作為對傳統的基于電壓測試方法的有效補充,其優勢逐步受到學術界和工業界的研究和關注。IDDT測試過程包含信號測量和信號處理兩個方面[2]。高性能的信號測量電路是實現電路故障診斷的基礎,也對IDDT測試的硬件提出了更高要求。國內外學者在模擬電路的IDDT信號測量領域開展了大量研究工作[3～5],概括起來可以分為兩類。一類針對集成芯片的片上測試,把測量電路設計到被測電路中,這種方式比較容易獲得IDDT信息,但會改變原有電路的結構[5～6]。另外一種是片外式的測量電路,可以在不破壞被測電路結構的前提下獲取IDDT信號[7～8]。與數字電路相比,模擬電路的IDDT信號有很大的不同,比如幅值、頻率等方面,所以對測量電路的要求也有很大不同；IDDT信號較弱,且頻率特性與被測電路本身的固有頻率特性存在很大差別,這些都對模擬電路的IDDT測量方法提出了更高的要求。本文針對模擬電路的故障診斷需求,設計了一種IDDT信號測量電路,并利用Sallen-key濾波器作為被測電路,通過實驗測量了正常模式和故障模式下的IDDT信號波形,驗證了本文設計電路的有效性,為實現電路的故障診斷奠定基礎。

2 IDDT信號測量電路設計

2.1 電流信號轉換為電壓信號

IDDT信號測量的基本原理如圖1所示,在被測電路與電源端串接一個精度達到萬分之一的電阻RT。當被測電路正常工作時,電源電流流過電阻RT并產生壓降(由于RT阻值足夠小,產生的壓降并不影響被測電路的正常工作)；當被測電路出現故障時,會使電源電流產生微小的波動,這種電流的波動變化可以通過電阻RT兩端的壓降體現出來。通過RT將電源電流信號轉化成了微小的電壓信號,再進入后續測量電路進行進一步處理。

2.2 儀表放大電路及其應用

由于IDDT信號通常較小,圖1中RT得到電壓信號一般是毫伏級的微弱信號,容易受到環境噪聲影響,導致有用信號被噪聲埋沒,為此,采用圖2所示的儀表放大電路對RT兩端的電壓信號進行放大,同時提高電路的信噪比。圖2中,儀表放大電路主要由兩級差分放大器電路構成,為三運放儀表放大電路[10]。其中,運放U1,U2為同相差分輸入方式,該輸入方式可以大幅度提高電路的輸入阻抗,這樣可以使得對IDDT信號的衰減變??；差分輸入使差模信號(有用信號)按照增益比例放大,而對共模輸入信號(噪聲干擾信號)只起跟隨作用,這樣差模信號與共模信號之比就變大(共模抑制比CMMR得到提高)。在以運放U3為核心部件組成的差分放大電路中,增加可調電阻Rg,在共模抑制比要求不變情況下,可明顯降低電路對電阻R3和R4,Rf和R5的精度匹配要求,從而使該電路比簡單的差分放大電路具有更好的共模抑制能力。在R1=R2,R3=R4,Rf=R5的條件下,圖2電路的增益Au為:

(1)

由式(1)可見,電路增益的調節可以通過改變Rg阻值得到。儀表放大結構具有高增益、直流耦合的特點,它具有差分輸入、單端輸出、高輸入阻抗和高共模抑制比、低噪聲、低線性誤差、低失調電壓和失調電壓漂移、低輸入偏置電流和失調電流誤差等優勢。

儀表放大電路有分立式和單片式兩種類型。分立式是由三個運放以及相關電阻搭建而成的,此類型儀表放大器對分立的元器件精度要求高,只有元器件參數高度匹配情況下才能正常發揮出儀表放大器的性能,而這樣的要求在實際實現過程中往往存在較大的難度。而單片式儀表放大電路是由專業廠家經過高精度工藝把相關元器件集成在單個芯片上,與分立式的儀表放大器相比,單片式的儀表放大電路集成度高,內部元器件匹配度高,能夠更好地克服環境影響,從而得到受噪聲干擾較小的波形信號。在本文實驗中,根據待測電路IDDT信號的特點,選取單片式儀表放大器INA110實現測量信號的儀表放大功能。INA110的,內部結構原理如圖3所示。

INA110是一款多功能的單片FET輸入儀表放大器,其電流反饋電路拓撲和激光調整輸入級提供了出色的動態測試測試能力和高精度,低增益漂移為10ppm/℃～50ppm/℃,低失調漂移為2μV/℃,具有非常高的輸入阻抗和低輸入偏置電流。正常工作時用±15V電源供電,內部設置了增益電阻,用于實現1、10、100、200、500的增益調整。在10倍增益時瞬態響應建立時間為10μs,而且10倍增益的最大共模抑制比可達110dB,使其成為理想高速數據采集系統的選擇,因此能有效提取IDDT信號波形。設計信號測量電路如圖4所示,芯片電源端用1μF的鉭電容濾波,且盡可能靠近芯片電源腳放置。為避免外電路引入的增益和CMMR誤差,應確保最小接地電阻。信號測量電路對動態電源電流信號進行信號調理后,送入測量計算機的高速數據采集卡完成數據采集。

2.3 減小電路高頻噪聲干擾

所有儀表放大器都會對帶外小信號進行整流。這種干擾可能會表現為較小的直流電壓失調。因此需要更具魯棒性的濾波器。高頻信號可以通過儀表放大器輸入端的低通RC網絡濾除,如圖4所示,增加兩個電阻R取200Ω,兩個電容CC取100pF,Cd取1nF,組成的低通濾波器的帶寬在50kHz左右。

濾波器由以下關系式對輸入信號加以限制,FilterFreq表示濾波器:

(2)

(3)

其中Cd≥10CC,Cd影響差模信號。CC影響共模信號。R×CC的任何不匹配均會降低INA110的共模抑制比性能。為了避免無意中降低共模抑制比帶寬性能,需確保CC比Cd至少小一個數量級。Cd/CC值越大,不匹配CC的影響越小。

3 實驗設計

3.1 被測電路設計

被測電路選用Sallen-key濾波器,圖5是其電路原理圖。它是帶通濾波器,中心頻率是25kHz,各元器件的標稱參數值示于圖5中。

實驗時利用Tektronix AFG3021B型任意波形/函數發生器產生幅值為±4V、頻率為25kHz的正弦波激勵信號,輸入到被測濾波器電路的輸入端作為激勵信號,在該信號激勵下,電路中的元器件處于過渡狀態,元器件的故障在測量的瞬態電流信號中以波形的形式反映出來。測試時在電路供電電源端串接阻值為10Ω的電阻RT,RT選用萬分之一精度電阻,用測量電路測取RT端的電壓信號。動態電源電流值等于瞬態輸出電壓值除以RT,采樣周期為40μs,相當于5個激勵信號周期,共采集到5000個數據點。實驗時信號測量電路增益設置為10。

被測電路的故障模擬電路如圖5所示,3端跨接端子分別用于模擬R1的故障。實驗時只考慮對電路性能影響較大的元器件,可以利用OrCAD仿真軟件進行靈敏度分析得到,運放LM741是集成電路,可靠性較高不容易出現故障,通過仿真分析,對Sallen-key濾波器性能影響較大的分別是R1、R4、C1、C2。由于篇幅所限,本文僅對R1的故障模式進行分析,設F0表示電路無故障,F1表示R1阻值減小的電路故障,F2表示R1阻值變大的電路故障?？缃佣俗覲1用于模擬R1的故障,當短路跨接片安裝在1腳和2腳之間時,1-2腳間電阻為零,輸出電阻等于R1的值,相當于R1處于無故障狀態F0；當短路跨接片安裝于2腳和3腳之間時,2-3腳間電阻為零,總電阻相當于R1阻值減小的故障F1；當不安裝跨接片時,總電阻相當于R1阻值增大的故障F2。其余故障的故障模擬方法與R1的類似,通過該實驗電路板可以方便地模擬R1、R4、C1、C2的故障類型,從而測取相應的實驗數據。

由于Sallen-key濾波器采用雙電源供電,可以測到兩個動態電源電流信號,分別是正供電電源端的電源電流信號、負供電電源端的電源電流信號,分別記為正電源電流信號和負電源電流信號。

3.2 測量電路有效性驗證

首先驗證信號測量電路是否有效。在被測電路處于正常狀態下,向被測電路施加幅值為±4V、頻率為25kHz的正弦波激勵信號,利用本文設計的IDDT信號測量電路測量正電源電流信號,如圖6所示。

相同激勵條件下,直接利用Tektronix TDS2022B型示波器測量RT兩端的電壓信號,如圖7所示。

由圖6與圖7可以看出,采用本文設計的IDDT信號測量電路可以有效地實現動態電源電流信號的測量,且可以濾除高頻干擾信號提高信噪比。

3.3 正電源電流信號分析

在幅值為±4V、頻率為25kHz的正弦波激勵信號作用下,利用信號測量電路分別測量被測電路無故障狀態F0、故障狀態F1、故障狀態F2時的正電源電流信號,F0狀態的測量信號見圖6,F1、F2狀態的測量信號分別見圖8、圖9。

對比圖6、8、9可以看出,與電路正常狀態F0相比,當發生F2故障時,正供電電源端的電源電流頻率不變,但信號幅值明顯減??；而當發生F1故障時,正供電電源端的電源電流信號幅值增大,同時在25kHz基頻信號的基礎上疊加了高頻信號。因此,利用正電源電流信號可以區分電路的F0、F1、F2狀態,實現電路的故障診斷。

3.4 負電源電流信號分析

圖10是不安裝跨接片時,R1阻值變為原來1.5倍時測得的正電源IDDT波形。

圖11是跨接端子在2～3時R1阻值變為原來一半時測得的IDDT波形。

對比圖10與圖11同樣可以看出R1在阻值變大與變小時的負供電電源端的電源電流發生了變化,R1變小時頻率變低,而且此時在基頻信號上又疊加了高頻信號。并且通過對比圖8與圖11可以發現,R1阻值變為一半時,正負電源端的信號頻率以及波形特征都是不同的。對比圖9與圖10可以發現R1變為1.5倍時正負電源IDDT信號波形在信號幅值上存在顯著的區別。由此可見,被測電路在不同的電源端測得同一故障下的IDDT波形圖是不同的,為故障診斷提供了更多的特征值。

4 結語

動態電源電流測試方法是對電路故障傳統測試方法的補充,之前的研究學者大多采用仿真的方法得到實驗數據,本文在前人的研究的基礎上設計出動態電源電流信號測量電路,并通過實驗驗證其有效性。

運用單片式INA110儀表放大器高共模抑制比的特點,在克服環境噪聲干擾的情況下實驗測得Sallen-key濾波器IDDT信號,采樣信號時間長度相當于5個激勵信號周期,采樣周期為40us,5個周期的采樣時間共采集到5000個數據點,并通過與示波器直接測量出來的IDDT信號進行對比發現,信號測量電路可以有效濾除高頻干擾信號,減少噪音對電源動態電流信號的影響,從而使有用信號不易被噪聲所埋沒,提高了測量的精度和所測信號的可靠性,實驗驗證了設計電路的有效性,采樣時間間隔為40us。

對被測電路中的R1分別注入阻值變大故障與阻值變小故障,可以清晰的看出R1在這兩種故障模式時與被測電路無故障時IDDT波形存在顯著差異。從而可以判斷電路是否處于故障狀態。又通過實驗發現,R1在阻值變小或者阻值變大故障模式下測得的正電源IDDT信號波形與負電源IDDT信號波形也是存在顯著差別,正負電源端測得信號的多樣性為故障診斷提供了更多的參考信息?？蛇\用本文方法對R4、C1、C2進行IDDT信號提取,后續工作運用合適的算法計算出電路中不同元器件出現各種故障模式時的特征值,完成電路的故障診斷。

[1] Su T, Makki R Z, Nagle T.Transient power supply currentmonitoring—A new testmethod for CMOS VLSI circuits[J].Electronic Testing:Theory and Applications, 1995, 6(1): 23-44.

[2] 王承,陳光禹,謝永樂.基于動態電源電流測試的模擬電路故障診斷[J].系統工程與電子技術, 2005,3(03):413-416.

[3] B.Alorda, J.Sequra. An Evaluation of Built-in VS.Off-Chip Strategies for On-line Transient Current Testing[C]//9th IEEE intemational On-line Testing. Symposium. Kos Island:IEEE,2003.

[4] Papakostas D.K., Hatzopoulos .A Unified Procedure for Fault Detection of Analogue and Mixed-mode Circuits Using Magnitude and Phase Components of the Power Supply Current Spectrum[J]. IEEE Tr. Instrumentation and Measurement, 2008, 11(57):2589-2595.

[5] M. Dimopoulos, A. Spyronasios, D. Papakostas.Analog and Mixed-Signal Testing by Wavelet Transformations of Power Supply Current Measurements[C]//16th International Conference Mixed Design of Integrated Circuits and Systems. Poland :IEEE,2009.

[6] Shohei Suenaga. Built-in IDDT appearance time sensor for detecting open faults in 3D IC[C]//2013 3rd IEEE CPMT Symposium. Japan :IEEE,2013.

[7] Yong Zhao, Hans G. Kerkhoff.Unit-Based Functional IDDT Testing for Aging Degradation Monitoring in a VLIW Processor[C]//18th Euromicro Conference on Digital System Design.Funchal:IEEE,2015.

[8] Alorda B,Bloechol B,Keshavarzi A.Chardin:an off-chip transient current monitor with digital inerface for production testing[C]// Proc. of ITC 2003, Heidelberg:IEEE,2003.

[9] R. Makki. Transient power supply current testing of digital CMOS circuits[C]//IEEE Int. Test Conf.Washington, D.C:IEEE,1995.

[10] 梅玉芳.儀表放大器及其應用問題研究[J].中國科技信息,2006(16):84-86.

An Analog Circuit Dynamic Power Current Signal Measuring Circuit Design and Experimental Verification

ZHANG Ke1HE Guo1,2ZHANG Chaojie1

(1. College of Power Engineering,Naval University of Engineering, Wuhan 430033)(2. Department of Management Engineering, Naval University of Engineering, Wuhan 430033)

The rapid development of integrated circuit technology has resulted in fewer and fewer measurable signal of the circuit, brings a huge challenge to circuit fault diagnosis. Dynamic supply current (IDDT) test is an effective complement to traditional voltage test method, a new mean which does not destroy the test. For characteristics of analog circuit IDDT such as small signal amplitude, quick change, susceptible to noise interference characteristics, this paper proposes a three op-amp instrumentation amplifier structure as the main body, can effectively overcome the high frequency noise outside IDDT measurement circuit design method, and uses experiment to verify the effectiveness of the designed circuit. The Sallen-key filter circuit under test, the design of the experimental circuit board can easily simulate its common failure types, the designed IDDT signal measurement is used to measure circuit and compared with the oscilloscope direct measurement signal, the validity of the measuring circuit design is proved.

dynamic power supply current, measuring circuit, failure mode, analog circuit

2016年10月10日,

2016年11月25日

國家自然科學基金《基于動態電源電流的艦船動力監控系統模擬電路故障診斷》(編號:5150090320)資助。

張克,男,碩士研究生,研究方向:艦船動力裝置自動化與仿真技術。賀國,男,教授,研究方向:艦船動力裝置自動化與仿真技術。

TN86

10.3969/j.issn.1672-9730.2017.04.024