Ka頻段硅基陣列天線設計

賈世旺

(中國電子科技集團公司第五十四研究所,河北 石家莊050081)

Ka頻段硅基陣列天線設計

賈世旺

(中國電子科技集團公司第五十四研究所,河北 石家莊050081)

微帶陣列天線是實現通信、測控等系統小型化的關鍵設備之一。為了進一步降低天線高度，對應用深腔刻蝕、硅通孔等微電子機械微納加工技術，實現Ka頻段硅基陣列天線的方案進行了分析研究。對常用的各種微波基板材料特性進行分析，結合3D封裝集成需求，最終采用背面開腔的高阻硅材料，設計了同軸背饋硅基線極化4×4陣列天線。對天線陣元、饋線等結構進行了理論分析計算，并通過電磁場仿真軟件進行優化驗證，仿真結果表明指標滿足系統要求。同時也對陣列天線在制造過程中的關鍵工藝問題進行了分析，研究了在硅基材料上實現微帶陣列天線制造可行性，為今后相控陣中天線與微波有源電路3D系統級封裝集成進行了有益探索。

Ka頻段；高阻硅；陣列天線；硅通孔；系統級封裝

0 引言

微帶陣列天線與常見的拋物面天線相比具有低輪廓(平面結構)、體積小、重量輕、可共形、易與有源電路集成等優點[1-2]。特別是在毫米波頻段，因頻率波長較短，天線尺寸與收發微波有源電路尺寸相當，可利用3D封裝技術將天線陣元與有源電路進行一體化系統級封裝(System in Package，SIP)集成，因此微帶陣列天線在毫米波頻段衛星通信、航天測控等系統中得到廣泛研究和應用[3]。衛星通信低輪廓天線通常采用一維有源體制磚塊式結構方案[4]，天線一般采用傳統PCB工藝制造，通過接插件與有源電路模塊相連，陣列天線整體高度較高，往往成為機載、彈載等平臺應用的瓶頸。

為了進一步降低天線高度,本文對在高阻硅襯底上，應用深腔刻蝕、硅通孔(Through Silicon Via,TSV)等微電子機械(Microelectro mechanical Systems,MEMS)微納加工技術，結合SIP封裝技術，實現同軸背饋式Ka頻段硅基陣列天線的方案進行討論。

1 陣列天線單陣元設計

陣元是組成陣列天線的基礎，單陣元性能直接影響到天線陣列的性能。

1.1 陣元基板材料選擇

基板決定著天線陣元的性能，一般選擇基板時需著重考慮材料的相對介電常數εr、損耗角正切tanδ、厚度、加工難度等以及與其他功能部件集成難易程度等要求。

基板材料特性與天線性能存在以下關系，在選擇基板時需結合以下幾點綜合考慮：

① 基板材料相對介電常數變大，工作頻率波長變短，從而陣元尺寸減小，有利于實現小型化。

② 材料相對介電常數表征了電介質對電場能量的約束能力。相對介電常數越高，約束能力越強，陣元輻射效率越低。

③ 損耗角正切表征了材料在施加電場后介質損耗的大小，在實際工程設計中應盡量選用低介電損耗角正切的材料。

④ 增加材料厚度可以提高陣元工作帶寬和輻射效率[5-6]，但也會增加介質損耗、表面波損耗和微帶線的輻射，降低天線的品質因數。保證陣元金屬層厚度及減小金屬層表面粗糙度可減小導體損耗。

目前，可用于毫米波頻段基板的典型材料特點如表1所示。

表1 可用于毫米波頻段基板典型材料特點

材料名稱相對介電常數損耗角正切加工復雜度再集成難度GaAs12.90.001復雜中等RT/duroid58802.200.001容易較難石英3.80.0002復雜較難Al2O3(99.6%)9.90.0005中等中等FerroA6M5.900.002中等容易高阻硅11.90.001中等中等

GaAs材料是現階段生產微波射頻器件的主要材料，但因其材料缺陷，集成規模受限，且成本較高、加工制造工藝復雜，主要用于高頻的半導體芯片制造。

RT/duroid 5880是在微波頻段常用的低損耗介質基板，廣泛應用在各種微波射頻設備中，采用普通印制板工藝即可加工，但實現多層加工成本較高。

石英和Al2O3均是薄膜電路中常采用的襯底，電路性能良好。石英基板材質較脆，在材料上制作大量孔時，成品率較低，加工難度稍大。

Ferro A6M是目前LTCC工藝線上常用的高頻微波介質材料，加工容易且易與有源電路集成。

硅是制造MEMS器件常采用的材料，采用常規薄膜工藝即可實現，且硅基上制作的圖形表面狀態良好，粗糙度小于0.002 μm。

根據系統總體設計思路，需要實現天線陣列、MEMS器件(射頻開關)、有源電路芯片(發射、接收)等單元的綜合集成，以及綜合考慮各種材料所采用工藝技術加工精度等，最終天線陣列材料選用與MEMS器件相同高阻硅。大部分電路單元之間的互聯互通可利用半導體工藝制造完成，減少了后期二次封裝工作量。

若硅基材料應用在天線系統時，應首選高電阻率的硅，即高阻硅[5]，文獻[2]中給出了不同電阻率的硅基材料的電阻率對單片微帶天線性能的影響，如表2所示。

表2 電阻率對單片微帶天線性能的影響

硅的電阻率/(Ω·cm)增益/dB輻射效率/%50-204500-1014100035620004.16330005.773.540006.081.3

主要是由于低電阻率的硅基材料電阻性損耗較大，消耗了大部分能量，從而造成了低增益、低效率。

1.2 單陣元設計

天線陣元結構如圖1所示，圖中W為陣元寬度大小、L為陣元長度尺寸、L1為陣元饋線位置偏差大小、εr為基板介電常數、h為基板厚度等、R為饋線導體直徑。

圖1 陣元結構示意圖

因高阻硅材料介電常數較高，工作時陣元易激勵出表面波，增加天線損耗，所以要采取措施適當降低材料的介電常數。

降低高阻硅介電常數的常規方法是通過增加空氣介質腔或材料摻雜等方式，增加空氣介質的方式較容易實現。在硅天線陣元背面腐蝕一定深度腔，形成高阻硅+空氣的雙介質襯底。通過空氣腔高度調整等效介電常數的大小，隨著腔體高度增加，介電常數逐漸降低。在決定腔體高度時，應考慮工藝制造的難度。

雙介質襯底的介電常數的計算公式為[6]：

(1)

式中，εr、h分別為增加空腔后等效介電常數和總厚度；ε1、h1分別為空氣腔介電常數和腔體深度；ε2、h2分別為高阻硅介電常數和材料厚度(不含空氣腔)；高阻硅、空氣的介電常數分別為11.9、1.0。

BW=5.04f2h，

(2)

式中，BW為頻帶帶寬(單位：MHz)，f為工作頻率(單位：GHz)，h為基板厚度(單位：mm)。當工作頻率為29～31 GHz時，推算材料厚度h至少為0.441 mm。

根據可選材料厚度及現有工藝加工能力，最終確定選用電阻率為4 000 Ω·cm、厚0.5 mm的高阻硅材料，空氣腔深度為0.25 mm。

由式(1)計算可知，高阻硅+空氣襯底的等效介電常數為：

εr=1.85 。

(3)

陣元采用常用的矩形微帶貼片形式。

在確定襯底材料、厚度等參數后，即可由式(4)和式(5)分別計算得出陣元寬度W及陣元長度L具體數值。

(4)

式中，c為自由空間光速(3×108m/s)，εr為襯底相對介電常數(1.85)，f0為陣元輻射中心頻率(30.0 GHz)，經計算W值為4.19 mm。

(5)

其中：

(6)

(7)

式中，εr為襯底相對介電常數(1.85)，εe為有效的介電常數(1.71)，h為襯底厚度(0.5 mm)，W為陣元寬度(4.19 mm)，經計算L值為3.14 mm。

1.3 饋電網絡

微帶陣列天線的饋電網絡有多種形式[8]，從實用化方面考慮，同軸線背饋是最為常采用的方式之一。文獻[9-15]中對不同頻段、不同形式的陣列天線進行了研究，但均采用微帶線側饋方案。

因為在衛星通信、航天測控等系統中天線要對準衛星或航天器，微帶線側饋天線不太適合，考慮到與有源電路的集成要求，同軸線背饋方式是最優的選擇。高阻硅背面有空腔結構，同軸線背饋結構如圖2所示。

圖2 硅基同軸線背饋天線陣元示意圖

同軸線饋電方式其外導體與接地板相連，內導體穿過接地板上的通孔及介質，連接在微帶貼片上。優點是饋電點可選在貼片內任意所需位置，便于匹配；饋電網絡位于接地板下方，不會干擾天線面的輻射。缺點是空氣腔、通孔結構制作較復雜，特別是硅上通孔的深寬比較大，工藝實現有一定的困難。

在使用同軸結構實現背饋時，主模TM10模式下，饋電點在陣元長度L方向邊緣處輸入阻抗最高，約為100～400 Ω。饋電點在陣元W方向的位移對輸入阻抗影響較小，但在偏離中心位置時，易激發TM1n模式。因此在寬度方向上饋電點位置一般選取在中心點；在陣元的幾何中心點處輸入阻抗為0，長度方向饋電點位置可由式(8)計算得出。

(8)

式中，

(9)

經計算L1值為0.60 mm。

2 陣元仿真及分析

2.1 單陣元

利用HFSS三維仿真軟件對陣元微帶貼片的尺寸、饋線結構及饋電位置進行建模、優化，使得在一定工作帶寬內駐波、增益滿足使用要求。帶腔與無腔2種結構仿真結果如圖3所示。

據工程經驗，天線端口回波一般要求<-10 dB。從圖中可以看出，若高阻硅不開空氣腔(無腔結構)小于-10 dB的帶寬僅有1.2 GHz；采用帶腔結構后小于-10 dB的帶寬已經達到了2.3 GHz。同時，2種結構的天線陣元增益也有較大差異，開腔結構的最高增益達到了6.36 dB，而未開腔的陣元增益僅有5.21 dB。

采用高阻硅帶腔的結構形式提高了天線陣元的性能，仿真結果滿足系統要求。

圖3 陣元饋線端口回波損耗

2.2 陣列天線

陣列天線的性能不是簡單的陣元性能的累加，在設計中需要解決2個問題：

① 陣元間的互耦問題?；ヱ钅軌蛞鹛炀€陣元性能的變化。陣元間距較大時，互耦作用較小，影響可忽略；相反當間距較小時，就不能忽略互耦的影響。通常選取陣元間距為0.6～0.8個工作波長最為合適。在仿真中，通過設置周期性邊界條件(主從邊界)和周期性激勵方式，來仿真計算陣列天線的方向圖、增益等性能。

② 陣列天線與有源芯片集成后自激問題。Ka頻段陣列天線具有體積小、高增益的特點。在有限的面積內集成了數十片有源電路，極易造成電路的自激，從而影響電路性能，甚至電路不能正常工作。將有源分腔、采用帶狀線傳輸及增加金屬屏蔽結構等措施是有效的解決辦法。

考慮天線與有源電路一體化封裝的要求，設計中采用陣元間距設置為0.7個自由空間工作波長，即7.0 mm(30.0 GHz)。經計算，4×4陣列天線最高增益為18.2 dB，駐波變化不大，滿足項目要求。

根據現有方案，陣列天線(含有源電路部分)的外形尺寸可以控制在30 mm×30 mm×20 mm以內，與常規Ka頻段磚塊式陣列天線相比高度降低2倍以上。

3 工藝制造

TSV是在硅片上開出通孔，孔內填充導體材料，形成垂直電互連結構。優點是可以明顯降低系統尺寸，能夠為信號提供最短的傳輸路徑，降低傳輸損耗。

TSV制作一般包括通孔制作、絕緣層/阻擋層/種子層沉積、通孔填充、減薄等重要工藝過程。從傳輸性能、導熱、批量生產及可靠性等方面要求來說，要求孔壁與基板材料結合度高、孔內填充完整無空洞或縫隙、填孔效率高[16]。

硅基天線陣列的制造難度在于高深寬比的硅通孔制作。根據陣元仿真結果，作為饋線使用的硅通孔直徑小于18 μm，深度500 μm，深寬比>27，工藝實現難度非常大。需要對大深寬比的通孔制備、絕緣層生長、通孔填充等關鍵工藝問題進行專題研究。

目前，通過工藝參數優化、調整工藝路線等措施，已經實現了高深寬比12，孔徑30 μm的硅通孔制作，且成品率較高。

根據專題試驗結果來看，后續可以通過以下措施，進一步提高硅通孔制作能力：

① 通過ICP干法刻蝕與濕法刻蝕結合的技術途徑實現TSV通孔的制作，既可保證通孔尺寸精度，又使得孔壁光滑均勻、垂直度高；

② 優化硅通孔刻蝕后清洗技術，選擇合適的材料體系避免絕緣層材料與硅片、導體間擴散，以滿足TSV通孔絕緣層的性能要求；

③ 調整鍍液添加劑、選擇合理電流密度等手段保證通孔填充質量。

陣列天線硅基天線陣元與有源電路的集成也是需要重點考慮的問題，特別是層間互聯互通的結構設計尤為重要。

4 結束語

利用三維電磁仿真軟件，在29～31 GHz Ka頻段內對4×4硅基線極化陣列天線進行了仿真分析，驗證了通過增加空氣腔降低等效介電常數提高陣列天線性能的思路。通過采用同軸背饋式饋電網絡，可實現天線陣元與有源芯片的系統級多層封裝互聯，使得陣列天線更加適合于通信、測控等系統應用。

在工作頻段內，回波損耗<-10 dB，天線增益>18 dB，表明該天線具有良好的工作特性。

通過對硅基天線的設計，探討了在毫米波頻段應用硅基材料實現天線陣列集成的可能性。

[1] 鮑爾 I J，布哈蒂亞 P.微帶天線[M].梁聯倬，寇延耀，譯.北京：電子工業出版社,1984.

[2] 梅立榮,張乃柏，馬延爽.一種C波段寬帶微帶天線的設計與仿真[J].無線電通信技術,2014，40(4)：64-66.

[3] 王彩華,陳曉光.一種改進的寬帶微帶天線設計[J].無線電工程，2011，41(11):43-45.

[4] 韓國棟，杜彪，陳如山.衛星移動通信相控陣天線的研究現狀與技術展望[J].無線電通信技術，2013，39(4):1-6.

[5] Duan Z S,Qu S B.Wide Bandwidth and Broad Beamwidth Microstrip Patch Antenna[J].Electronics Letters,2009,45(5):249-251.

[6] Chang L,Liao C,Chen L L.Design of a Printed Compact Antenna with Enhanced Impedance Bandwidth[J].Microwave and Optical Technology Letters,2013,55(1):86-89.

[7] 楊芳.高阻硅基底陣列式微帶天線中的傳輸特性研究[D].成都：電子科技大學,2011.

[8] 潘武，鐘先信，巫正中.微機械微帶貼片天線研究[J].光學精密工程,2001，9(3):247-251.

[9] 張鈞，劉克誠，張賢鐸，等.微帶天線理論與工程[M].北京：國防工業出版社,1988.

[10] 陳偉強.毫米波MEMS天線研究[D].上海：上海交通大學,2008.

[11] 姚科明.基于MEMS C波段全向波束賦形天線研究[D].成都：電子科技大學，2010.

[12] 趙明銳.基于 MEMS 硅基底 L波段微帶天線的研究[D].成都：電子科技大學，2010.

[13] 楊柳風.雙層硅基 MEMS 微帶天線陣列研究[D].北京：北京理工大學,2015.

[14] Cheng H R,Chen X Q.Design of a Fractal Dual-polarized Aperture Coupled Microstrip Antenna[J].Progress In Electromagnetics Research Letters,2009,9:175-181

[15] Zhao F,Xiao K,Feng W J.Design and Manufacture of the Wide-band Aperture-coupled Stacked Microstrip Antenna[J].Progress in electromagnetic Research,2009,7:37-50.

[16] 余成昇,許高斌,陳興,等.高深寬比的TSV制作與填充技術[J].真空科學與技術學報,2016,36(1):93-97.

DesignsofaKa-bandArrayAntennaBasedonSiSubstrate

JIA Shi-wang

(The 54th Research Institute of CETC,Shijiazhuang Hebei 050081,China)

Microstrip array antenna is one of the key equipment in communication,measurement and control systems to realize miniaturization.According to the project requirement,a Ka-band silicon based antenna array utilizing deep cavity etching,through-silicon-via (TSV) and MEMS/NEMS fabrication technology is studied.By using a high resistance silicon substrate with back-side cavity structure,a rear feeding silicon based linear polarization array antenna is designed.In order to meet the system expectation,the antenna array and feeding structure are investigated and optimized using electromagnetic EDA software.In addition,research on the key fabrication process to implement the silicon based antenna array is conducted.The study is of great significance to future 3D system-in-package (SIP) phase array antennas and microwave circuits and systems.

Ka-band;high resistance silicon;array antenna;TSV;SIP

TN821.8

A

1003-3114(2017)06-52-4

10.3969/j.issn.1003-3114.2017.06.13

賈世旺.Ka頻段硅基陣列天線設計[J].無線電通信技術,2017,43(6): 52-55,80.

[JIA Shiwang.Designs of a Ka-band Array Antenna Based on Si Substrate[J].Radio Communications Technology,2017,43(6):52-55,80.]

2017-07-20

國家部委基金資助項目

賈世旺(1977―)， 男，高級工程師,主要研究方向：微波射頻微系統。