基于GTH規范的高速背板性能仿真與優化設計

李春來，顧 軍，王 寧，徐瑞榮，黎仁剛

(中國船舶重工集團公司第七二三研究所，江蘇 揚州 225101)

0 引 言

對于高速通信系統而言，更傾向于采用背板的交換架構來提高整體數據的傳輸與處理能力，同時還增加了系統的可擴展性與可維護性。為了在給定的空間內提供更高的數據量，背板不但要提高走線密度，還必須提高傳輸速率，從而帶來諸如信號完整性[1-2]、電源完整性[3-4]、電磁兼容[5-6]等問題困擾著高速電路的設計。

當前10 Gbps以上高速傳輸協議如Aurora、JESD204B、PCIE等收發器大部分使用GTH規范。

Ansys HFSS 軟件基于模型的物理原型，利用有限元法(FEM)，以變分原理與剖分插值為基礎，把連續求解區域分割成一定數目的小單元，對給定邊界的泛函求極值而得出麥克斯韋方程組，最終得出整個研究區域的電磁場分布情況。有限元法對涉及材料、邊界、激勵等求解問題有著廣泛的適應性，對處理非線性、多層介質、各向異性介質問題有著獨到優勢。同時Designer、Siwave與HFSS軟件都歸屬于Ansys公司，并且mentor expedition能夠直接導入Ansys中，這為軟件之間的協調仿真帶來了便利。

信號在網絡中傳輸時，主要有3類因素影響信號質量：

(1) 由于板材等固定性因素產生的介質損耗、導體損耗[7]等引起信號衰減。

(2) 多網絡之間的耦合而引起的信號串擾[8]。

(3) 單網絡傳輸線的內部不連續、端接不連續等引起信號反射。

1 傳輸線衰減

高速傳輸線中的信號衰減主要分為兩部分：一部分是由于導線損耗而引起的；另一部分是由于介質材料損耗而引起的。具體公式如下：

Rdb=Rline+Rdiel=

(1)

(2)

式中：Rdb、Rline、Rdiel分別為單位長度總衰減、導線引起的衰減、介質材料引起的衰減；RL、LL、CL、GL為導線單位長度電阻、串聯回路電感、電容、介質引起的并聯電導；A為導線損耗系數；B為介質損耗系數；f為頻率；tan(&)為介質損耗正切值；εr為介電常數。

根據上式可知，由介質損耗而引起的衰減會隨著傳輸頻率的增加而迅速增加，因此在高頻時，介質損耗占主導地位。

同時，對于常規材料FR4，介電常數為4.4，介電損耗正切值為0.02；而高速RO4350B材料，介電常數為3.66，介電損耗正切值為0.003 7。

高頻時：Rdb(FR4)≈ 0.088·B·f；Rdb(RO4350B)≈ 0.0135·B·f。

根據GTH規范性能要求、材料性能、PCB廠商的制板量，背板選用高頻RO4350B材料。

2 背板結構

根據背板走線密度，需要4層布線層。由于背板表層需加強筋，因而表層無法放置導線。因此背板設計為十二層板。具體層疊結構為：信號層(S1)—電源層(P2)—信號層(S3)—電源層(P4)—信號層(S5)—電源層(P6)—電源層(P7)—信號層(S8)—電源層(P9)—信號層(S10)—電源層(P11)—信號層(S12)。

圖1 背板整體效果圖

如圖1所示，對于采用通用子板的背板，正常電源區域與布線區域是通過上下區域而分開的。

對于標準板卡，供電電壓總共有+12 V、+5 V、+3.3 V 3種電壓。

對于電壓傳輸壓降，公式為:

ΔV=I·R=I·ρ·L/(S·N)

(3)

式中：ΔV為電壓壓降；I為供電電流；R為傳輸阻抗；ρ為銅皮電阻率；L為電流傳輸距離；S為電流傳輸橫截面面積；N為銅皮層數。

根據公式(3)得出，由于電壓壓降與連接外部電源的接插件到子板電源的長度L成正比，因此將2個接插件放置于布線區域左右，使得2個接插件到子板電源的總長度L最低，從而降低電壓壓降。

同時，對于常規背板，電源放置于電源層。由于總共有6層電源層，且整板基本都為高速線，因此，電源層不能進行分割以保證高速信號的完整性。由于需3種電壓，且電壓與地要鄰近，因此每種電壓能夠占用1個電源層。

然而，此設計中背板將電壓走線放置于信號層，由于布線區域左右無信號走線，因此左右區域可以放置供電銅皮。同時內部4層信號層都可以放置供電銅皮，因此+12 V可以放置2層，根據公式(3)可知，增加層數N可以進一步降低電壓壓降。+5 V與+3.3 V可以各放置一層。同時，其他6層電源層都變為完整地層，此可以保證地的回流，此為后續過孔阻抗匹配設計提供了有利條件。

3 過孔模型

信號在網絡中傳輸時，當某點瞬態阻抗發生改變時(即經過阻抗分界面處)，部分網絡可能會被反射，其余部分網絡將繼續傳輸。

突變點的反射系數為：

ρ反射=Vreflect/Vin=(Z+-Z-)/(Z++Z-)

(4)

其傳輸系數為：

ρ傳輸=Vtrans/Vin=(2Z+)/(Z++Z-)

(5)

式中：Vin為輸入電壓；Vreflect為反射電壓；Vtrans為傳輸電壓；Z+為輸出點的瞬態阻抗；Z-為輸入點的瞬態阻抗。

因此，保存整條鏈路的阻抗匹配是保證信號質量的基礎條件。然而，對于高速背板傳輸鏈路而言，過孔與接插件經常是突變點。

工程中使用的是能夠傳輸25 Gbps的高速接插件。根據接插件的要求，背板座子過孔孔徑為0.45 mm，孔間距為1.4 mm。

對于寄生電容估算結果為：

C_pad=(AεrTD1)/(D2-D1)[9]

(6)

此外，過孔還存在寄生電感，其數值估計為：

L_vialens=Bh[ln(4h/d)+1][9]

(7)

式中：C_pad為過孔寄生電容；A為電容系數；εr為電路板的相對介電常數；T為印制板厚度；D1為焊盤直徑；D2為反焊盤直徑；L_vialens為過孔寄生電感；B為電感系數；h為過孔長度；d為過孔直徑。

過孔特性阻抗：

(8)

3.1 焊盤優化

根據公式(6)得出，焊盤的增加能夠增加過孔的寄生電容，因此對于焊盤的選擇越小越好，同時對于工藝要求，焊盤最小半徑必須比過孔半徑大0.101 6 mm，因此，對于此工程，選擇焊盤半徑為0.330 2 mm。同時，非功能焊盤即為不連接信號線的焊盤。圖2所示為當增加了非功能焊盤時，過孔的時域反射技術(TDR)阻抗會降低。這是由于非功能焊盤能夠增加過孔的容性阻抗，從而降低過孔的特性阻抗。同時，走線層的焊盤能夠防止過孔處信號線產生斷裂，保證其可靠性。因此為了尋求性能與穩定性，高速走線需去除非功能焊盤，保留功能焊盤。

圖2 非功能焊盤對過孔阻抗影響

3.2 殘樁影響

圖3所示為當使用背鉆工藝，只改變殘樁長度時，對于過孔的TDR阻抗變化。從圖中可以得出，過孔的特性阻抗隨著殘樁長度的增加(背鉆長度的減小)而減小，因此殘樁越小越好。同時根據PCB廠商工藝條件，背鉆工藝下，至少保留0.203 2 mm的殘樁才能保證信號線的可靠性。因此，本工程應用中使用背鉆工藝對殘樁刻蝕3.403 6 mm。

圖3 殘樁對過孔阻抗影響

另外，從圖4的殘樁對插入損耗影響的示意圖可看出，殘樁還能引起殘樁諧振。由于殘樁相當于開路，從而形成了波長諧振器，使得信號在諧振點的衰減急劇增加，嚴重影響了信號質量。同時對于本工程而言，如果背鉆長度在0～0.977 9 mm之間時，諧振頻率在7.5～11.5 GHz之間，對此段頻率的信號影響最大。殘樁越小，諧振頻率越大，因此根據背鉆工藝的要求，選擇殘樁為0.203 2 mm，背鉆長度為3.403 6 mm的條件。

圖4 殘樁對過孔插入損耗影響

3.3 反焊盤影響

常規差分過孔反焊盤形狀為橢圓形，是為了方便于差分對之間進行45°彎曲走線。而對于本工程而言，由于無需在差分對之間進行彎曲走線，因此可以對反焊盤形狀進行優化設計。相同長寬條件下，由于矩形反焊盤面積相較于橢圓形反焊盤增加，根據公式(6)得出增加的面積將導致過孔與銅平面的寄生電容減小，從而增大過孔的阻抗，因此將反焊盤形狀優化設計成矩形。

同時，由于信號過孔與其旁邊的接地孔之間間距為1.1 mm，對于常規反焊盤長度而言，反焊盤邊界只能靠近回流孔，無法到達回流孔。

回流孔部分銅皮的過流量：

I=A·L·N·H

(9)

式中：I為過流量；L為銅皮寬度；N為銅皮層數；H為銅皮厚度；A為電流系數。

而此工程中電源地層總共有6層，因此，根據公式(9)得出，由于增加了層數N，可以適當降低銅皮的寬度L，而能夠取得相同的過流量效果。對于反焊盤而言，根據公式(6)和公式(8)得出過孔阻抗隨著反焊盤寬度的增加而增加，因此可以回流孔銅皮寬度L保留0.304 8 mm，保持穩定回流，從而單個過孔的反焊盤長度可以從常規的1.117 6 mm設計成1.930 4 mm，具體效果如圖5所示，整個差分過孔反焊盤長度(即單個過孔反焊盤長度加上過孔間距)為3.352 8 mm。因此本工程取反焊盤長度最大值為3.352 8 mm。

3.4 鏈路性能

常規背板傳輸鏈路如圖6所示，具體子板傳輸線1線長50.8 mm，背板傳輸線線長76.2 mm；子板傳輸線2線長50.8 mm。傳輸線與過孔模型是通過HFSS建立的，同時，接插件是廠商提供的模型，最終聯合仿真通過designer實現。

圖5 過孔形成效果圖

為了實現優化前與優化后鏈路傳輸性能的對比，高速GTH接口標準如表1所示。對2種鏈路輸入同樣的理想信號，其中輸入信號峰峰值為800 mV，上升和下降時間為40 ps，輸入數據碼型為PRBS7的8b10b。

圖6 傳輸鏈路圖

對于優化前鏈路，信號輸出眼圖如圖7所示，由于過孔沒有優化引起的阻抗不匹配與諧振和采用差損較大的FR4材料等原因，引起信號反射、衰減造成眼圖難以睜開，從而導致GTH收發器難以正確接收數據。

根據表1的GTH收發器接收標準，信號輸入電平峰峰值不低于150 mV才能保證數據正確接收。對于優化后鏈路，信號輸出眼圖如圖8所示，由于采用阻抗優化技術與使用低差損的材料，有利于提高數據傳輸質量，滿足收發器接收標準。

4 結束語

通過對板材、傳輸線、電源布局、差分過孔等指標的分析與仿真優化能夠減小信號傳輸過程中的反射、損耗，減小傳輸誤碼率，調節諧振點，提高信號質量。根據最終仿真結果，此信號基本能夠滿足高速GTH收發器進行背板傳輸的標準。

圖8 鏈路優化后信號輸出眼圖

[1] 張華.高速互連系統的信號完整性研究[D].南京：東南大學,2005.

[2] 楊章平.高速PCB設計中的信號完整性分析研究[D].成都：電子科技大學,2012.

[3] 李鈺峰.高速PCB電源完整性研究[D].北京：北京郵電大學,2012.

[4] 申偉,唐萬明,王楊.高速PCB的電源完整性分析[J].現代電子技術,2009，32(24)：213-216.

[5] 李明,朱中文,蔡偉勇.電磁兼容技術研究現狀和趨勢[J].電子質量,2007，21(7)：61-64.

[6] 李素凡.電磁干擾與電磁兼容研究的發展[J].電氣化鐵道,2001，12(2)：26-28.

[7] 于爭.信號完整性揭秘[M].北京：機械工業出版社,2013.

[8] 朱亞地.高速PCB信號反射及串擾仿真分析[D].西安：西安電子科技大學,2012.

[9] 房麗麗.ANSYS信號完整性分析與仿真實例[M].北京：中國水利水電出版社,2013.