高分辨率模數轉換電路的設計及誤差分析

黃武揚，黎 坤，吳 一

（中國航天科技集團第十六研究所，西安710100）

0 引言

電流頻率（I／F）轉換電路是一種廣泛應用于慣性導航系統中的模數轉換電路，電路依據電荷平衡原理將輸入的模擬電流信號轉換成數字脈沖信號輸出［1］。傳統的I／F轉換電路目前能夠達到的比較成熟的性能指標大約為512kHz，精度為1×10-5g左右［2］。隨著航天技術的進一步發展，以及加速度計精度的進一步提升，對于I／F轉換電路的性能指標提出了更高的要求，既要大量程，又要高分辨率，同時對其精度、穩定性、線性度的要求又非常高。然而，對于傳統的I／F轉換電路來說，量程與分辨率是互相矛盾的，不能同時滿足要求［3］。同時，隨著電路工作頻率的提高，分立器件的開關特性會變差，進而影響到電路的線性度［4］。

為了滿足系統對于I／F轉換電路的要求，國內外學者做了很多研究，提出了很多改進方案。如王海濤等［1］提出的局部恒溫技術，對影響指標的關鍵器件進行溫控。呂江濤等［5］以一種頻率I／F轉換及另一種頻率A／D采樣，通過邏輯控制和數字處理，得到的模數轉換電路精度能夠達到1×10-5g。王媚嬌等［6］設計了一組可以雙向導通的極性開關，使用一路恒流源來實現電流／頻率的轉換，改善了系統的對稱性。國外早在20世紀80年代就有了關于 I／F＋A／D 方案的研究， Goeke 等［7］結合傳統 I／F轉換電路和 A／D芯片，采用多斜率積分技術［8］，提出了一種連續積分模數轉換器，有效提高了轉換電路的分辨率。

本文在上述研究的基礎上，基于傳統I／F轉換電路，結合A／D采樣芯片和FPGA邏輯控制芯片、DSP數據處理芯片設計了一種高分辨率的模數轉換電路，介紹了電路工作原理，分析了電路原理性誤差，進行了仿真分析和實驗，驗證了方案的可行性。該模數轉換電路可以在不影響轉換精度和穩定性的前提下，同時滿足系統大量程和高分辨率的要求。

1 高分辨率模數轉換電路工作原理

電路分為I／F轉換電路和A／D采樣電路兩部分，其原理框圖如圖1所示。

I／F轉換電路包括積分器、比較器、電子開關、恒流源、FPGA中的恒流源邏輯控制部分［9］。I／F轉換電路的工作原理是電荷平衡［10］，輸入電流和反饋電流之和流入積分器，對積分電容進行充放電，使積分器輸出信號發生變化。比較器將積分器輸出電壓與零值相比較，隨時檢測積分器輸出電壓的極性，并將比較結果送入FPGA。FPGA接收到比較器的輸出信號，在時鐘脈沖控制下控制電子開關接通與積分器輸出極性相同的恒流源，使積分器輸出電壓反向增長。當積分器輸出電壓減小到過零，比較器輸出信號發生翻轉，FPGA在下一個時鐘脈沖到來時控制電子開關接通另外一相恒流源，電路重復上述工作。FPGA對兩相恒流源的接通周期數分別計數，得到的兩個計數值之間的差值即為基準反饋讀數。

A／D采樣電路連接在積分器的輸出端，用來對積分器輸出電壓進行采樣，采樣周期由FPGA的A／D控制部分決定。相鄰兩次采樣的差值就是這兩個采樣點之間未被反饋電流平衡的殘余電荷，通過比例計算將殘余電荷轉換成殘余讀數值。

數據處理芯片DSP將I／F轉換電路輸出的基準反饋讀數與A／D采樣電路得到的殘余讀數值進行整合、濾波及補償處理，即可得到準確的轉換結果。

2 原理性誤差分析

2.1 I／F 轉換電路

I／F轉換電路可以看作是由輸入電流信號Iin對積分電容進行充電，由反饋電流Is對積分電容進行放電［11］。反饋電流Is的取值只有±Iref兩種情況，其極性由FPGA根據比較器的輸出信號極性來確定。

I／F轉換電路的工作波形如圖2所示，圖中波形從上至下分別為時鐘脈沖、積分器輸出電壓、正向恒流源控制導通信號、負向恒流源控制導通信號。

當輸入信號Iin＝0時，正負向恒流源交替接通，設正向恒流源導通周期數為N＋，負向恒流源導通周期數為N-，N＋-N-＝0， 基礎反饋脈沖數為零。

當輸入信號Iin＞0時，負向恒流源接通時間長于正向恒流源接通時間，N＋-N-＜0， 基礎反饋脈沖數小于零。

當輸入信號Iin＜0時，正向恒流源接通時間長于負向恒流源接通時間，N＋-N-＞0， 基礎反饋脈沖數大于零。

在I／F轉換電路中，輸入電流和反饋電流之和流入積分器，對積分電容進行充放電。因此對于積分器的輸出電壓，有

式（1）中，Uout為積分器輸出電壓；C為積分電容；Iin（t）為輸入電流；Is（t）為反饋電流， 取值有＋Iref和-Iref兩種情況。

反饋電流的接通時間是以時鐘脈沖周期為單位，設某段時間內正負兩相恒流源接通的鐘脈沖周期數分別為N＋和N-，輸出脈沖為兩項的差值，Nbase＝N＋-N-。時鐘周期長度設為T， 則有

考慮理想狀況，有

通過對恒流源電路和電子開關電路的設計，可以保證Qref的恒定。因此，輸入電流的時間積分與該時間內輸出的脈沖數Nbase成正比。因此，通過對某段時間內的輸出脈沖進行計數，即可得到Iin（t）的大小。但是，由于反饋恒流源提供的電荷是以量化電荷Qref為單位，因此在積分器上總會有不足一個量化電荷的殘余電荷ΔIrefT， 該殘余電荷即為I／F轉換電路的原理性誤差。

式（4）即為 I／F轉換電路的最大原理性誤差。該誤差不隨時間累積，當積分器內的殘余電荷逐漸累積到Qref時即轉換成一個反饋脈沖輸出。因此，只要測量時間足夠長，輸出脈沖Nbase足夠大，由該誤差帶來的影響就會減小。

但是，這一誤差的存在影響了I／F轉換電路的靈敏度，使得電路不能對輸入的小信號及時反應，也不能及時檢測到輸入電流微小的變化，這就給I／F轉換電路的應用帶來了不便。

2.2 A／D采樣電路

A／D采樣電路的作用是以一定的采樣周期來對積分器輸出電壓進行采樣，計算兩次采樣的差值，即為兩次采樣間隔時間內未被反饋的殘余電壓值。將這一部分殘余電壓值轉換成脈沖數加到反饋基礎脈沖值上，即可得到兩個采樣點間隔時間內的準確輸出脈沖。

在A／D采樣芯片中，因為輸入的模擬信號是連續的，而輸出的數字信號是離散的，因此輸出的數字信號必然與模擬信號之間存在量化誤差，量化誤差也就是理想的模數轉換器在轉換過程中存在的固有誤差［12］。

A／D采樣芯片輸出的數字信號是正比于轉換器的模擬輸入與一個參考電壓的比值。設積分器輸出電壓的上限為±UM，選用N位雙極型A／D采樣芯片，需設置最高位為極性標識位。設置參考電壓為±UM， 則A／D采樣芯片的分辨率為

以3位A／D采樣芯片為例來說明A／D采樣的量化誤差，如圖3所示。

實驗目的 《新疆維吾爾自治區農村雙語幼兒園課程設置方案（試行）》（新教雙〔2017〕15號）要求：“激發各族幼兒學習國家通用語言的興趣，讓他們能夠在生動活潑的教育活動中獲得國家通用語言的聽、說能力?！蓖ㄟ^實驗驗證信息技術能夠提升南疆農村幼兒國家通用語言聽說能力的發展。

圖3 A／D采樣芯片理想傳輸特性Fig.3 Ideal transmission characteristic of A／D chip

這部分誤差是A／D采樣芯片的固有誤差，無法消除。但由于A／D采樣的結果不參與電路反饋，所以不會影響電路整體精度，可以通過選擇合適的A／D采樣芯片位數N來將該誤差控制在一個可以接受的范圍內。

2.3 電路原理性誤差

由前面的分析可知，I／F轉換電路的原理性誤差ΔQIF＜Qref是由積分器中殘留的不足一個量化電荷的殘余電荷所引起的。而A／D采樣電路的作用是通過對積分器的輸出電壓進行采樣以讀出未被反饋電流平衡的殘余電荷，并將其轉換成殘余讀數值加到基準反饋讀數值上，以得到準確的輸出脈沖。因此，電路的原理性誤差即為A／D采樣電路的原理性誤差

式（7）即為 I／F＋A／D 轉換電路的最大原理性誤差，不隨時間累積，測量時間越長，A／D采樣芯片位數越大，對電路的輸出影響越小。

3 仿真分析

使用OrCAD PSPICE軟件對電路進行仿真分析。首先根據原理框圖搭建電路，設置的測量范圍為-35mA～＋35mA，即選擇反饋電流Iref＝35mA。選擇I／F轉換電路的控制頻率為fIF＝32kHz，A／D采樣電路的采樣頻率為fAD＝1kHz，A／D采樣芯片位數N＝8。

為了將高分辨率電流頻率轉換方案與傳統的電流頻率轉換電路進行比較，在輸出I／F＋A／D電路輸出信號的同時，也將I／F轉換電路部分得到的脈沖同時輸出，以便對電路進行分析。

3.1 滿度輸出頻率

電流頻率轉換電路的滿度輸出頻率也就是電路測量最大電流所輸出的數字脈沖，即電路每秒能夠輸出的最大值。當輸入電流超過可以測量的最大值時，電路輸出將保持最大輸出不變。

I／F電路的滿度輸出頻率與控制信號的頻率相同， 為 3.2×104pulses／s。

I／F＋A／D 電路的滿度輸出頻率與 I／F 電路的滿度輸出頻率和A／D采樣芯片的位數有關［13］。由于A／D采樣芯片為雙極性，且根據電路原理，輸入電流與反饋電流同時接入電路對積分器充電，因此I／F＋A／D電路的滿度輸出頻率為fIF×2N-2，即為 2.048×106pulses／s。

可以看出，在傳統的電流頻率轉換電路上增加A／D采樣電路能夠明顯的增加模數轉換電路的滿度輸出頻率。而且，通過調整I／F轉換電路的控制信號頻率和A／D采樣芯片的位數，能夠以更小的I／F轉換頻率來實現更高頻率的模數轉換。這樣不僅減小了對于I／F轉換電路的硬件要求，而且轉換頻率不高，保證了轉換的線性度。

3.2 標度因數

I／F＋A／D轉換電路的標度因數K用來表示每秒輸出脈沖數除以輸入電流值，單位為pulses／（s·mA）。 標度因數K的計算如下

其中，KP0為＋1mA輸入的每秒脈沖輸出，KN0為 -1mA輸入的每秒脈沖輸出，Z0為0mA輸入的每秒脈沖輸出。仿真分析時假設所有器件均為理想器件，因此輸入電流為零時輸出不會產生偏差，即零位偏置Z0為零。表1為電路的標度因數，在相同參數條件下對 I／F轉換電路和 I／F＋A／D轉換電路進行多次仿真，計算得到每秒數字量輸出。

表1 標度因數仿真結果Table 1 Simulation results of scale factor

由表1可以得到，I／F轉換電路的標度因數為K＝ 914.25pulses／（s·mA）， I／F＋A／D 轉換電路的標度因數為K＝58514.25pulses／（s·mA）。

3.3 測試電路靈敏度

為了進一步驗證I／F＋A／D轉換電路在分辨率上的提升，對電路輸入微小的電流信號進行測試。分別設置測試信號為＋1μA、 ＋0.1μA、 ＋0.01μA，進行多次仿真，得到每小時數字量輸出，測試結果如表2所示。

表2 輸入小電流仿真結果Table 2 Simulation results of inputting low current

由表2可以看出，與I／F轉換電路相比，I／F＋A／D轉換電路對小信號反應更加靈敏，能夠更快地響應輸入電流的微小變化。

4 實驗驗證

根據電路原理圖搭建電路，在常溫下對電路進行測試，選擇I／F轉換頻率為fIF＝32kHz，A／D采樣頻率為fAD＝1kHz，A／D采樣芯片位數N為16，輸入電流范圍為-35mA～＋35mA。

4.1 滿度輸出

I／F電路的滿度輸出與控制信號的頻率相同，為 3.2×104pulses／s。

根據前面的分析，I／F＋A／D電路的滿度輸出頻率為fIF×2N-2。 在實際應用中，為了減小A／D采樣引入的高頻隨機誤差帶來的影響，舍去得到數字量的低位，只保留高M位有效。因此，I／F＋A／D電路的滿度輸出為fIF×2M。為了便于與仿真結果進行對照，選擇M＝6， 滿度輸出數字量為2.048×106pulses／s。

4.2 零位

由于電路器件的不理想性，I／F＋A／D轉換電路在輸入電流為零時，仍然會有數字量輸出，稱為電路的零位偏置。

電路工作穩定后開始測試，所得數據如圖4、圖5所示。

圖4 I／F轉換電路零位偏置的測試數據Fig.4 Test data of I／F conversion circuit on zero bias

圖5 I／F＋A／D轉換電路的零位偏置的測試數據Fig.5 Test data of I／F＋A／D conversion circuit on zero bias

I／F轉換電路的零位輸出 100s累加數據為22pulses， I／F＋A／D 轉換電路的零位輸出100s累加數據為704pulses。 在相同的狀態下， I／F＋A／D 轉換電路的零位偏置高于I／F轉換電路的零位偏置，說明I／F＋A／D轉換電路對于輸入小信號更加靈敏。

4.3 標度因數

在相同參數條件下，對I／F轉換電路和I／F＋A／D轉換電路進行多次測試，采樣100s數據，計算得到每秒數字量輸出，表3為電路的標度因數測試數據。

表3 標度因數測試結果Table 3 Test results of scale factor

由表3可以得到，I／F轉換電路的標度因數為K＝ 915.02pulses／（s·mA）， I／F＋A／D 轉換電路的標度因數為K＝58515.01pulses／（s·mA）。 在相同的 I／F轉換頻率下， I／F＋A／D 轉換電路能夠得到更大的標度因數。

電路工作穩定后，通入＋1mA電流，測試I／F＋A／D的標度因數穩定性，記錄電路的每10s數字量輸出，結果如圖6所示。

圖6 I／F＋A／D轉換電路標度因數Fig.6 Scale factor of I／F＋A／D conversion circuit

經計算，I／F＋A／D轉換電路的標度因數穩定性可以達到1.69×10-6g。

4.4 線性度及對稱性

I／F＋A／D轉換電路的線性度用來描述輸出數字量與輸入電流之間的偏離程度。傳統的I／F轉換電路由于輸出脈沖不均勻，而且對于小信號的識別需要在時間上進行積累，因此電路的線性度有時不能滿足使用需要。

電路的對稱性用來表征正負兩個極性輸出數字量的對稱特性。

為了觀察分析電路的線性度，分別以±1mA、±2mA、 ±5mA、 ±10mA、 ±15mA、 ±20mA、 ±25mA、±30mA、±32mA為輸入電流對電路進行測試，采樣時間為100s，計算得到每秒數字量輸出，測試結果如表4所示。

由表4經計算可以得到，I／F轉換電路的對稱性為 1.04×10-4g， 非線性為 6.26×10-5g； I／F＋A／D轉換電路的對稱性為1.66×10-5g，非線性為1.49×10-6g。

可以看出，I／F＋A／D轉換電路由于增加了A／D采樣芯片對積分器輸出電壓進行采樣，能夠將I／F轉換電路不能識別的殘余電荷轉換成電壓形式輸出，在一定程度上改善了系統的對稱性和非線性。

通過仿真分析及實驗驗證可以看出，在傳統的I／F轉換電路上增加A／D采樣電路得到的I／F＋A／D轉換電路有更高的滿度輸出頻率。同時，I／F＋A／D轉換電路的標度因數更大，零位偏置更大，對于小信號更加靈敏，更容易識別微小的電流變化。在不影響其他性能指標的前提下，I／F＋A／D轉換電路具有更高的分辨率以及更好的非線性。

表4 電路非線性測試結果Table 4 Test results of circuit linearity

5 結論

本文將傳統的I／F轉換電路與A／D采樣芯片相結合，設計了一種高精度的模數轉換電路，介紹了電路的工作原理，分析了轉換電路的原理性誤差，I／F＋A／D轉換電路的最大原理性誤差為LSB。通過仿真分析可以得出，所設計的I／F＋A／D轉換電路與傳統I／F轉換電路相比，具有更高的滿度輸出頻率、更大的標度因數和更高的分辨率，能夠更好的識別小信號。在設定的參數條件下，該電路的標度因數為K＝58515.01pulses／（s·mA），零位偏置為7.04pulses／s，而I／F轉換電路的標度因數為K＝ 915.02pulses／（s·mA）， 零位偏置為0.22pulses／s。 經實驗驗證， I／F＋A／D 轉換電路精度能夠達到1.69×10-6g，對稱性能夠達到1.66×10-5g，線性度能夠達到1.49×10-6g。通過調整I／F轉換電路的控制頻率和A／D采樣芯片位數，能夠以更低的轉換頻率和采樣頻率實現高頻轉換，在保證系統線性度的同時提高電路的分辨率。