一種新型的級聯Sigma-Delta調制器的建模設計

曹仕林, 陳紅梅, 尹勇生

(1.合肥工業大學 微電子設計研究所,安徽 合肥 230601; 2.合肥工業大學 教育部IC網上合作研究中心,安徽 合肥 230601)

隨著集成電路的快速發展,數字芯片的集成度和計算能力不斷提升,高性能數據轉換器的需求也不斷提升。傳統Nyquist-ADC對工藝匹配要求高,Sigma-Delta ADC采用過采樣和噪聲整形技術抑制帶內量化噪聲,以速度換取轉化器的高精度,目前已經在中低頻應用領域占據主導地位。

對于過采樣率為M、Nbit量化的L階Sigma-Delta調制器,其信噪比(signal noise ration,SNR)表示為:

10(2L+1)lgM

(1)

通過(1)式可以看出,想要提高調制器的精度,可以通過增加量化位數、增加調制器階數或增大過采樣率來實現。但增加量化器的位數需要對應的多位反饋DAC,這將引入DAC的非線性問題;增大過采樣率對于信號帶寬有著嚴格的限制;增加調制器的階數將引入高階調制器的穩定性問題[1]。級聯結構(multi-stage noise shaping,MASH)利用低階調制器級聯組成高階形式,是提升Sigma-Delta調制器精度很好的選擇,不存在穩定性問題。

但是對于二階Sigma-Delta調制器,只有增加量化位數和過采樣率來提升精度。目前多位 DAC的動態校準匹配技術已經相對成熟,但依然會大大增加電路設計的復雜度;對于音頻信號20 kHz的帶寬,過采樣率為256時采樣頻率已達到10.24 MHz,進一步增加過采樣率已不符合實際要求。本文提出了一種新型的級聯結構的Sigma-Delta調制器,結合級聯結構的相關技術,對二階Sigma-Delta調制器進行改進,使二階調制器和一個額外的一位量化器組成級聯結構,以此提高二階Sigma-Delta調制器的噪聲整形能力。最終的仿真結果顯示,在加入電路的非理想因素仿真時,信噪比達到114.4 dB,結果已經超過二階Sigma-Delta調制器信噪比的理論值。

1 級聯結構Sigma-Delta調制器

傳統的級聯Sigma-Delta調制器和Sturdy-MASH調制器如圖1所示。

圖1 傳統的級聯Sigma-Delta調制器和Sturdy-MASH調制器

圖1中,虛線部分為傳統的MASH結構Sigma-Delta調制器,通過將前一階段的量化噪聲輸入到下一階段來實現高階噪聲整形。H1、H2數字濾波器作為消除邏輯用于抵消第1階量化誤差,總輸出的計算公式為：

YMASH=STF1H1DX+(NTF1H1D-

STF2H2D)E1-NTF2H2DE2

(2)

其中,STF1、STF2分別為第1、第2級環路的信號傳遞函數;NTF1、NTF2為噪聲傳遞函數;E1、E2為量化誤差。

通過選擇H1D=STF2D和H2D=NTF1D可以消除第1級量化噪聲E1,其中下標D表示數字電路用于區分模擬環路濾波器。在理想情況下,數字電路和模擬電路的完全匹配可以最終消除。最終輸出為:

Y=STF1STF2X-NTF1NTF2E2

(3)

但是,由于模擬濾波器與數字濾波器不匹配,輸出端會出現(NTF1STF2D-STF2NTF1D)E1。為了降低這種誤差,需要高增益運放和精確的調制器系數來降低由不匹配造成的誤差泄露[2]。關于MASH結構的許多研究中都釆用兩級運放獲得80 dB以上的直流增益,以實現高精度的傳輸函數,但是這會增加設計的復雜程度。

為了降低器件匹配性造成的影響,文獻[2]提出了一種Sturdy-MASH(SMASH)Sigma-Delta調制器,其輸出形式如圖1中實線部分所示。

調制器移除了后端的數字邏輯結構,在數字域的第1階段量化器輸出時,將第2環路輸出反饋到第1環路。信號和噪聲傳遞函數為:

YSMASH=STF1X+NTF1(1-STF2)E1-

NTF1NTF2E2

(4)

當選擇STF2=1-NTF2,得到:

YSMASH=STF1X+NTF1NTF2(E1-E2)

(5)

這種結構的優點就是去除數字抵消邏輯從而去除模擬數字間的器件匹配問題造成的噪聲泄露,文獻[3-6]先后對這種技術進行了研究,但最終的輸出中還是會存在第1級的量化噪聲。

為了徹底消除第1級量化噪聲,文獻[7-9]中提出了一種基于延遲的噪聲抵消Sturdy-MASH(delay based noise cancelling sturdy MASH,DNC-SMASH)。在這種結構中,第1個環路的輸出被延遲1個時鐘,延遲的效果由圍繞量化器的DAC補償。DNC-SMASH的輸出表達式為:

YDNC=z-1STF1X+NTF1(z-1-STF2)E1-

NTF1NTF2E2

(6)

通過選擇,可以完全消除E1。這樣輸出中只會出現第2級量化噪聲,能夠很好地增大調制器的噪聲整形能力。

2 新型級聯Sigma-Delta調制器

本文提出的級聯Sigma-Delta調制器如圖2所示。在第2級調制中去除了虛線部分的環路濾波器,通過一個量化器來處理第1級的量化誤差。對于DNC-SMASH結構的輸出函數的條件STF2=z-1,選擇通過一個延遲來實現。調制器在Matlab中的線性模型如圖3所示。

圖2 DNC-SMASH架構和本文提出的架構

圖3 調制器的Simulink建模圖

調制器第1級的環路采用低失真的前饋結構,其噪聲和信號傳遞函數表示為:

(7)

(8)

第1級的量化噪聲作為第2級的輸入,經過延遲和量化器,在第1級的量化輸出的數字域中減去,第2級的STF2=z-1、NTF2=1,帶入(6)式可以得到最終輸出表達式,即

YDNC=z-1X-(1-z-1)2E2

(9)

DNC-SMASH結構中,最后的量化噪聲為NTF1NTF2E2,本文的調制器總的量化噪聲表示為NTF1E2=(1-z-1)2E2,對于只有2個積分器的Sigma-Delta調制器仍然滿足二階的噪聲整形。

對于傳統的ADC的量化誤差在電路中應是很小的值,但對于Sigma-Delta調制器中一位的量化器,因為一位量化器的輸出在高低電平之間跳變,所以將量化誤差作為信號,其幅度也在高低電平之間變化,從而不會出現一個非常小的幅值信號被傳輸到第2個量化器而造成更大的誤差輸出。同時,級聯Sigma Delta調制器中第1級噪聲包括許多閑置噪聲項,第2級量化噪聲更接近真實白噪聲。因此這種結構消除了第1級的量化噪聲,最終輸出中只有第2級的量化噪聲,所能達到的信噪比更高。

略去復雜的計算和大量的仿真工作驗證,調制器系數最終選擇a1=0.5,a2=1.5,a3=2,g1=0.25,g2=0.5,k=3,調制器的整體性能達到理想的效果。在理想情況下仿真,結果顯示信噪比達到120.5 dB,有效位數達到19.7 bit。

3 非理想因素分析與仿真

在實際應用中,非理想因素對于電路的影響是不容忽視的,本文在設計Sigma-Delta調制器時要估測非理想因素對實際電路的影響,用于指導模擬電路的設計。本設計中去除了數字邏輯部分,因此對于元件匹配的非理想因素要求不高,只需要考慮到電路的噪聲以及運放的非理想等。

3.1 積分器噪聲

積分器噪聲主要是開關熱噪聲產生的。在多階的Sigma-Delta調制器中,第1階的噪聲影響最大,因此主要考慮第1個積分器產生的噪聲。假設輸入信號的幅度為A,則輸入為滿幅度的輸入功率為SS=A2/2,故而可以得到SNR為:

(10)

由此可見,噪聲大小與采樣電容CS有關,CS越大,積分器噪聲越小,然而,CS的選擇還需要綜合考慮功耗和速度的問題。通過(10)式可以計算出采樣電容的值。本文中M=256,且希望精度達到16位,綜合考慮,確定第1級的CS=3 pF,即

(11)

3.2 運算放大器的有限直流增益

運放是積分器中的重要組成部分,在理想狀態下,希望運放的增益為無窮大,然而在實際中增益是有限的。對于理想的運放而言,其增益無窮大,基于理想運放積分器的傳輸函數為:

(12)

而在實際情況中,有限運放的增益導致了積分器存在泄露,這種情況下的傳輸函數為:

(13)

對于積分器而言,如果運放的開環增益不夠大,那么就會引起Sigma-Delta 調制器的非線性,進而降低了調制器的SNR,因此在設計電路的過程中要保證運放的開環增益。通過仿真得到運放增益對于Sigma-Delta調制器SNR的影響,加入與文獻[10]中的運放增益結果的比較,如圖4所示。從圖4可以看出,當運放增益達到40 dB,信噪比基本不再變化,而傳統2-1級聯結構調制器增益需要達到60 dB以上,說明此結構具有SMASH結構的優點,不需要過高的運放來補償模擬與數字的不匹配。

圖4 運放增益對調制器信噪比的影響

3.3 運放的有限增益帶寬與壓擺率

運放的有限增益帶寬積(gain-band width product,GBW)會引起系統的建立產生誤差,運放有限GBW造成的積分器建立誤差會增加MASH調制器最后一級的量化誤差,這與其對單環拓撲結構的影響相同;此外,對MASH結構來說這還會使前一級的噪聲殘留下來,并泄露到輸出。對于運放的非線性建立是由于運放有限的壓擺率造成的。非線性建立帶來的誤差最終表現為失真,對調制器性能的影響較大。通常使運放的壓擺率足夠大以避免非線性建立帶來的誤差,但是壓擺率越大,需要的電流也就越大,則功耗也越大。

調制器的信噪比與運放的有限增益帶寬和壓擺率的關系如圖5所示,該結果是通過仿真驗證得到的,當有增益帶寬增加到60 MHz時、壓擺率增加到45 V/μs時,信噪比基本不再變化。

圖5 運放有限和壓擺率對調制器信噪比的影響

4 仿真結果

整個Sigma-Delta調制器加入非理想因素的行為級仿真的模型如圖6所示。

圖6 調制器加入非理想因素的Simulink模型

綜合對非理性因素的分析,非理想因素的取值如下:運放有限直流增益為40 dB,有限增益帶寬為60 MHz,壓擺率為45 V/μs,采樣電容為3 pF。

本文級聯Sigma-Delta調制器在加入非理想因素情況下的輸出頻譜圖如圖7所示,加入非理想因素時調整器的SNR達到110.5 dB,有效位數達到18.06 bit。仿真結果說明,本文的級聯Sigma-Delta調制器的性能與2階Sigma-Delta調制器相比,SNR已經超過其理論值。而且這種結構還繼承了SMASH結構的優點,不需要高增益的運放來補償模擬與數字間的不匹配,積分器運放的增益僅需40 dB就能滿足電路高精度的需求。

圖7 加入非理想因素的調制器輸出PSD

本文提出的新型級聯結構與傳統的2階、2-1級聯以及本文搭建的2-1 SMASM結構Sigma-Delta的性能對比見表1所列。

表1 幾種調制器的性能對比

本文中的級聯Sigma-Delta調制器對比于傳統2階和2-1級聯結構Sigma-Delta調制器在性能上有明顯的優勢。

5 結 論

本文基于Matlab Simulink設計了一款新型的級聯結構的Sigma-Delta調制器,以二階Sigma-Delta調制和額外的量化器級聯,達到了更好的噪聲整形效果。仿真結果表明,當輸入信號帶寬為20 kHz,過采樣率為256時,理想調制器有效位數高達19.72 bit,考慮非理想因素后有效位數為18.06 bit。仿真結果相比于二階Sigma-Delta調制器實現了更高的精度。