具有雙向開關特性的隧穿場效應晶體管

王藝澄，靳曉詩

（沈陽工業大學信息科學與工程學院,沈陽110870）

1 引言

依據摩爾定律，當價格不變時，集成電路單位面積內晶體管的數量每18個月翻一倍[1]，隨著集成電路技術的不斷發展，晶體管的尺寸在不停減小，集成度變高，性能提升。但在器件尺寸等比例縮小的同時，各種不良效應也越發明顯。微電機的發展現已進入了納米級，MOSFET（金屬氧化物半導體場效應晶體管）因其工藝簡單、設計靈活，作為集成電路的基本單元，在器件尺寸縮小、溝道長度變短時會發生各種嚴重的短溝道效應。高集成度導致功耗增加，芯片內部溫度隨之升高，增加了整個系統的失效率。又由于MOSFET的導通機理，室溫下其亞閾值擺幅難以突破60mV/dec的極限[2]。隧穿場效應晶體管基于量子力學帶帶隧穿原理，使得隧穿器件的亞閾值擺幅可以突破這一極限[3]。隧穿場效應晶體管（TFET）是以超薄的半導體薄片或納米線為基礎，其功耗可降低到互補金屬氧化物半導體（CMOS）的約百分之一[4]。因此TFET已成為低功耗應用領域的研究熱點[5]。目前針對TFET的研究大多在于改善柵電極形狀和改變溝道結構來改善電學性能[6-9]。

隧穿晶體管的PIN結構使其無法代替源漏級可互換、雙向導通性的MOSFET晶體管。為此提出一種具有雙向開關特性的帶帶隧穿場效應晶體管（B-TFET）結構。該結構具有傳統隧穿晶體管的低亞閾值擺幅和低功耗的特點，可有效抑制反向泄漏電流，同時具有MOSFET的結構對稱性，能實現雙向開關特性。

2 具有雙向開關特性的TFET結構

具有雙向開關特性的帶帶隧穿場效應晶體管（N型）結構如圖1所示。與傳統TFET不同，此處設計的B-TFET是完全對稱的——源/漏可互換的P+摻雜區域位于硅體兩側，兩側均可視為器件的漏極或源極。柵電極位于硅體的兩側，器件結構是對稱的。N+摻雜區位于硅體的中心部分。

圖1器件結構

整體器件結構可看作兩個反向PN結，無論哪一側的P型摻雜區選為漏電極，兩個PN結必定有一個反偏，使得該器件從靜態工作電流而言相當于一個反偏PN結。當漏電極加正向偏壓，柵電極加反向偏壓，即器件工作在反向狀態時，漏電極與源電極間會產生較大的電場強度，隧穿產生電子空穴對，電子由偏壓在漏端排出，反向泄漏電流的主要載流子是空穴。當器件工作在正向狀態時，源端提供隧穿產生電子，正向導通電流的主要載流子是電子。

以L和W來表示器件的整體長度和整體寬度。Li為本征區域的長度，LN+為N+區域的長度，LS/D和WS/D分別為P+源/漏可互換區域的長度和寬度。T為硅體厚度（40nm），tox為柵極氧化物的厚度（柵氧選擇高K材料HfO2），ti為S/D區域與柵極氧化物之間的本征隧道區域的厚度。

3 N+區摻雜濃度對器件性能的影響

N+區摻雜濃度ND的改變（從1019cm-3到1021cm-3）對器件性能影響如圖2所示。其中圖2(a)給出了Ids-Vds曲線，同時也給出了其他參數在此時的設置值。從仿真分析圖（歸一化處理后）中可以看出，隨著N區摻雜濃度的不斷變大，正向導通電流的變化并不明顯，反向泄漏電流則明顯被抑制，靜態功耗也逐漸變小，靜態功耗點的最高點與最低點相差近兩個數量級。

圖2(b)給出了關斷比（Ion-Ioff）曲線和亞閾值擺幅（SS）曲線。從圖中可知，隨著N區摻雜濃度升高，新器件的平均亞閾值擺幅逐漸減小，開斷電流比不斷升高。由于正向導通電流沒有受到明顯的影響，而反向漏電流由于N區摻雜濃度的提高而被顯著的抑制，同時靜態工作點的電流顯著降低，使得平均亞閾值擺幅更小、關斷比更高和功耗更低，可從57.6mV/dec降低至47.0mV/dec。

圖2受N+區摻雜濃度影響的特性曲線

器件處于反偏狀態（Vds=0.5V,Vgs=-0.4V）下的二維橫截平面的電勢分布情況如圖3所示。當柵電極反向偏壓時，正向偏壓的漏電極和反向偏壓的柵電極之間會產生很強的電場，導致漏極附近本征區靠近漏電極處產生很強的電場，強電場導致了該區域的能帶彎曲變大，從而發生很強的帶帶隧穿效應。由此造成成對出現的電子和空穴。由于偏壓的存在，電子可以直接從漏電極流出，而價帶的空穴需要留過N+摻雜區，再流過本征區域，在源電極處流出，以此形成連續的漏電流?？捎煽昭ǖ牧鲃忧闆r推斷出：為了減少反向的泄漏電流，可以通過減少通過N+摻雜區的空穴數量來減小反向漏電流。通過圖3(a)和圖3(b)觀察到，當N+區摻雜濃度較高，即ND=1021cm-3時，兩側的P+摻雜區與N+摻雜區之間形成了相比于ND=1019cm-3時更大的電勢差，且N+區較高的摻雜濃度使得該區兩側的電勢更高。這是由于具有更高濃度的N+區與源、漏兩側會產生更大的電子濃度差，因此會向源、漏兩側擴散更多的電子，導致離子化后的N+區的正電荷量增加，也因此增加了P+區和N+區之間的電勢差。正因如此，N+區的摻雜濃度越高，在P+區和N+區之間形成的電勢差越大，勢壘就越高，使得由帶帶隧穿產生的空穴穿過N+摻雜區的幾率變小，難以通過N+摻雜區流向本征區再在源電極處流出，更多的空穴會被N+摻雜區阻礙，從而減小了反向漏電流的大小。因此N+區摻雜濃度越高越好。也由此項參數分析得出，在此器件結構中，N+區域的存在對減小反向泄漏電流有著重要作用。

圖3器件橫截平面電勢分布圖

4 N+摻雜區長度對器件性能的影響

N+摻雜區長度LN+逐漸改變（從2nm到80nm）對器件性能造成影響的情況如圖4所示。其中圖4(a)給出了Ids-Vds曲線，同時也給出了其他參數在此時的設置值。從仿真結果可知，隨著LN+逐漸變長，正向導通電流幾乎不變，反向泄漏電流則被明顯抑制，靜態功耗點顯著降低。圖4(b)顯示了不同LN+下的開斷電流比（Ion-Ioff）曲線和亞閾值擺幅（SS）曲線。如圖所示，隨著LN+的增加，由于正向電流幾乎不變，反向泄漏電流被明顯抑制，器件的平均亞閾值擺幅顯著降低，開斷電流比增大。

圖4受LN+影響的特性曲線

圖5給出了柵電壓反向偏置時不同LN+下的空穴濃度在橫截平面內的分布情況?？昭舛仁欠聪蚵╇娏鞯闹饕煞?。當LN+=2nm時，空穴濃度最小值處在N+區附近，約為1017cm-3。當LN+=80nm時，在相同位置處，空穴濃度約為1014cm-3。N+摻雜區長度的增加，提高了N+區對空穴的阻礙作用，減小了反向泄漏電流的大小。這是由于空穴在流經N+摻雜區的過程中，N+摻雜區長度越長，就會有越多的空穴在流出N+區域過程中被電子復合掉，這就減少了N+區空穴流向源電極的數量。因此增加N+摻雜區的橫向長度可以有效地鎖住空穴流出N+摻雜區，從而達到減小反向泄漏電流的目的。平均亞閾值擺幅（SS）可以減小到40.2mV/dec，提高器件的開關速度。電流開斷比可以增加至108以上。

圖5器件空穴濃度分布圖

5 本征區長度對器件性能的影響

對器件的另一區域進行仿真，分析N+摻雜區和單側S/D區域之間的本征區長度Li的變化對器件導電特性的影響。

不同本征區長度Li對器件性能造成影響的情況如圖6所示。

其中圖6(a)給出了Ids-Vds曲線，同時也給出了其他參數在此時的設置值。由圖可見，隨著Li從4nm增加到100nm，新型隧穿晶體管的正向導通電流在輕微減小，在此次仿真的邊界參數設置下，即Li=4nm和Li=100nm情況下，正向導通電流相差不到一個數量級。由此可見，本征區長度的增長，抑制了正向導通電流的大小，但是其影響能力較小，這是由于本征區域的長度越長，本征電阻值越大，導電溝道電阻越大，從而導致了電流整體減小。

在希望得到更大正向導通電流的情況下，應該使得本征區的長度越長越好。但是相較于正向導通電流，本征區長度的選擇對反向泄露電流的影響情況稍稍復雜了一些。當本征區長度小于7nm時，隨著Li數值設置的減小，反向泄露電流會有極大增加，從而極大減小了隧穿晶體管作為開關器件的有效工作區域，當Li=4nm時器件已經無法處于正常工作狀態。當本征區的長度在7nm以上時，Li的大小對反向泄漏電流的影響與正向導通電流的影響一致。即是說，當本征區Li具備一定長度時，正向導通電流與反向泄露電流表現出的規律性一致。

圖6(b)是器件在不同Li值下的平均亞閾值擺幅曲線和電流開斷比曲線，可以看出，平均亞閾值擺幅和電流關斷比在本征區長度Li=10nm時最優。

圖6受本征區長度影響的特性曲線

柵極處于反偏狀態下器件內部橫截面上的電場分布情況如圖7所示。電場強度可以直觀反映出器件內部發生帶帶隧穿效應的強弱。通過對比圖7(a)和圖7(b)的電場在不同Li條件下的分布情況可以看出，在期望獲得更高正向導通電流，以減小本征區長度來減小本征電阻，從而增大正向導通電流的同時，也令在P+摻雜區和N+摻雜區之間區域的電勢分布變得更陡，電場強度更大，使得這一部分的能帶彎曲變大，這加劇了帶帶隧穿效應，產生等多的電子空穴對也增加了反向漏電流。由圖可見，當Li的值設置得特別小時，例如當Li=4nm時，在P+摻雜區和N+摻雜區之間的本征區電場強度已經強于漏電極附近的本征區域電場強度。這是由于當Li足夠長時，柵電極對本征區（導電溝道）的影響范圍無法覆蓋整個本征區，電場在離開“覆蓋區”的位置時快速下降。而當Li長縮短為4nm時，在N+區兩側峰值電場強度要比Li為100nm時大很多。反向漏電流的大小此時幾乎不變，已不再受到柵極控制。因此在希望正向導通電流更大而減小本征區長度時，也要考慮本征區長度對反向泄露電流的影響。為了器件可以工作在正常狀態下，同時有效區域更長，平均亞閾值擺幅更小，Li的值理應不小于7nm。當Li=10nm時，新設計結構器件的平均壓閾值擺幅可以減小到41.0mV/dec，同時開斷電流比值可以超過108。

圖7器件橫截面電場分布圖

6 結束語

對于此款新設計的具有雙向開關特性的帶帶隧穿場效應晶體管結構，通過仿真分析了各關鍵參數的改變對器件電學特性的影響。通過仿真結果可見，N+區的主要作用是抑制反向泄漏電流，其存在的必要性也得到了驗證。通過對N+區摻雜濃度、N+區長度和本征區長度的改變進行仿真分析，依據仿真結果對各個結構參數進行優化，給出了優化后的參數。最終實現的隧穿晶體管開關特性較為良好，靜態功耗較低，有著低的亞閾值擺幅，低的反向漏電流，與CMOS在工藝上也更為兼容。