一種寬帶數字多波束發射技術的實現方法

肖 恒，詹銀芳

(中國電子科技集團公司第三十六研究所，浙江 嘉興 314033)

0 引 言

通信對抗是當前軍事戰斗的重要部分，隨著通信技術的發展，越來越多的抗干擾措施(如擴頻通信、自適應調零天線、自適應濾波等技術)得以應用。而最大限度提高發射機輸出功率成為干擾措施中的難點，如采用波束合成技術能有效降低發射機輸出功率并可靈活改變合成波束指向。因此，波束合成技術在電子對抗領域中得以廣泛應用。

早期的波束合成通常運用在模擬射頻端，通過移相器、放大器等射頻器件完成通道幅相加權處理，這種實現方法硬件電路復雜，無法形成多波束，靈活性差[1]。隨著數字信號處理技術的發展和處理芯片性能的提高，數字波束合成技術在工程中得以實現。

1 技術原理

寬帶數字多波束發射技術作為數字波束合成技術的一種，是寬帶數字波束形成(DBF)發射中的關鍵技術。運用該技術可以補償天線陣內相位差和通道時延差，解決通道帶內群時延一致性的問題。因而，數字多波束發射技術為波束合成提供理論支持和實現方法。

本文著重論述一種寬帶數字多波束發射技術的實現方法，即在數字電路基礎上，利用數字信號處理(DSP)、現場可編程門陣列(FPGA)靈活的可編程性，通過軟件編程解決寬帶多波束(同頻或者異頻)快速合成的技術難題。圖1為寬帶數字多波束發射技術的組成框圖。

圖1 寬帶數字多波束發射技術組成框圖

首先由DSP根據發射波束的方位指向和數字多波束合成算法計算需要補償的各個通道的時間參量和相位參量；其次運用并行信號數字產生技術產生所需的數字或者模擬調制信號；再由DSP把相位和幅度參量發送給幅相加權網絡進行補償，并把時間參量轉變為數字濾波器的系數發送給并行分數時延濾波器；經并行分數時延濾波后的信號再通過高速串行總線發送給高速DAC陣列，完成多通道信號輸出；最后經功率放大器組和天線陣把多通道放大信號輻射出去，最終在指定空域實現空間波束合成。

2 實現方法

2.1 數字多波束合成算法

如圖2所示，一個沿X方向從q=0,1，…，q-1的q個陣元的線性天線陣列，這個陣列中的陣元天線均勻分布，間距為d[2]。如果輸出信號是正弦波，那么第q個陣元輸出為：

x(q,t)=Acos[2πf1(t-τq-tq)-Φ)]=

Acos[2πf1t-2πf1(τq+tq)-Φ)]

(1)

式中：A為輸出信號的幅度；f1為頻率；tq為第q個通道和第1個通道(q=0)的通道時延差，由硬件系統決定，是個定值；Φ為第q個通道和第1個通道(q=0)的本振相位差，也是個定值；τq為第q個陣元與第1個陣元(q=0)的相位延遲時間，即空間相位差。

若天線陣元之間的距離為d，則這個延時為：

(2)

式中：θ1為圖2中所示的波束指向和法線的夾角，實際應用范圍為-π/4到π/4之間；c為光速；實際應用中距離d是固定的；q相對于每個陣元來說也是固定的。

多波束合成在不需要進行波束賦性的情況下只需把式(1)中的數字信號進行疊加。

圖2 線性陣列和平面波

2.2 并行數字信號產生

圖3為并行數字信號產生原理框圖，FPGA內軟件功能模塊包括調制碼元生成、鎖相環(PLL)時鐘電路、內插濾波器、多相濾波器和數字控制振蕩器(NCO)正交混頻器。首先低數據速率的調制碼元信號分IQ兩路，再經內插濾波后提高到高速率的基帶信號，然后經多相濾波與NCO電路產生的載波信號進行正交混頻，最終實現并行數字信號輸出。

圖3 并行數字信號產生

2.3 幅相加權網絡

幅相加權網絡原理框圖如圖4所示，主要用于補償本振相位差或者多片DAC之間的采樣時鐘相位偏差和多路射頻信號之間的幅度偏差。幅相加權網絡采用數字正交體制，采用16位量化，相位精度優于0.1°，移相范圍0°～360°。I路和Q路的幅度控制采用16位量化，幅度控制范圍為0～96 dB，幅度控制步進可精確到0.1 dB。

圖4 幅相加權網絡

2.4 并行分數時延濾波器

并行分數時延濾波器用于補償天線陣內相位差和通道時延差，該濾波器設計為通過時延補償時延差的方式奠定了基礎。并行分數時延濾波器實現構架如圖5所示。

圖5 并行分數時延濾波器實現構架

并行分數時延濾波器的時延精度是判決濾波器是否能滿足設計需求的最重要指標。并行分數時延濾波器的時延精度取決于2個因素： (1)濾波器工作時鐘。這是時延精度的主要因素，29階的濾波器的群時延特性如圖6所示，時延精度為1/500的采樣時鐘，如400 Mbps的采樣速率，時延精度可以達到5 ps，這個數量級能滿足6 GHz以下所有頻段的波束合成的指標需求。(2)濾波器的階數。這是時延精度的次要因素，當濾波器階數提高，在一定程度上可以提高時延精度。

圖6 29階系數量化之后的分數時延濾波器群時延

并行分數時延濾波器結構是將“待卷積”的2個序列x(n)和h(n)按交叉數據分配的原則分為“相同數量的”若干個子序列[3]，二相分解公式表達如下：

在頻域，可表示為：

X(z)=X0(z2)+z-1X1(z2)

(3)

同理，有:

H(z)=H0(z2)+z-1H1(z2)

(4)

其中，當N為偶數時，有：

(5)

若N為奇數，只需修正式(5)的求和上標即可，二相分解過程如圖7所示。

濾波結果的頻域可表示為：

圖7 二相分解過程

Y(z)=X(z)H(z)=(X0(z2)+z-1X1(z2))(H0(z2)+z-1H1(z2))=

X0(z2)H0(z2)+z-1X0(z2)H1(z2)+z-1X1(z2)H0(z2)+z-2X1(z2)H1(z2)=

(X0(z2)H0(z2)+z-2X1(z2)H1(z2))+z-1(X0(z2)H1(z2)+X1(z2)H0(z2))

(6)

2.5 高速DAC陣列

高速DAC陣列實現框圖如圖8所示，數模轉換板卡我們采用AD9172芯片，該芯片是一款高性能雙通道16 bit DAC，支持最高12.6 Gsps采樣率，其輸出頻率最高可達到6 GHz。圖8中1塊數模轉換板卡可同時產生8路信號，若增加板級同步信號可擴展射頻通道路數。因此，高速DAC陣列技術的應用大大降低了寬帶數字多波束合成對于射頻電路規模的需求，更解決了模擬器件無法在寬帶頻段內做到較好一致性的問題。

圖8 高速DAC陣列組成圖

3 結束語

采用基于數字多波束合成算法、并行數字信號產生、幅相加權網絡、并行分數時延濾波、高速DAC陣列的寬帶數字多波束發射技術產生的信號頻率范圍廣、信號帶寬寬(僅受制于DAC的采樣速率)，很好地解決了寬頻段多波束合成時天線陣內相位差和通道時延差問題，合成效率高且硬件規模小，實現過程簡單。工程應用中僅通過軟件編程即可產生高碼速率的寬帶調制信號、寬窄帶多波束電掃等復雜信號，具有廣闊的應用前景。