基于雙絞線型四層PCB羅氏線圈的碳化硅器件開關電流測量

許震， 明磊， 石亞飛， 辛振， 盧保聰

(1.河北工業大學 省部共建電工裝備可靠性與智能化國家重點實驗室，天津 300130；2.香港中文大學 電能變換實驗室，香港 999077)

0 引 言

在電力電子系統中，功率器件的開關電流信息在開關特性評估、器件保護、結溫提取、壽命預測以及系統狀態監測等場合必不可少[1-2]。與傳統硅基器件相比，碳化硅(silicon carbide,SiC)器件具有更高的耐壓、更快的開關速度和更低的損耗，可有效提升系統功率密度，因此正在穩步地進行市場替代[3-4]。然而，SiC器件更快的開關速度造成了較高的di/dt和dv/dt，也使其對電路中寄生參數更加敏感。因此，相應的電流傳感器需同時具備高帶寬、強抗擾、低侵擾和小體積等特性。

用于器件開關特性測試的同軸分流器具有極低的插入電感(<10 nH)和極高的帶寬(>1 GHz),但其體積較大且非隔離[5-6]，因此不適合集成于實際產品?；魻栯娏鱾鞲衅麟m然具備隔離特性，但其帶寬通常低于300 kHz,難以用于開關電流的測量[7-8]。作為霍爾傳感器與變壓器的組合，電流互感器顯著提升了帶寬，但其較大的體積降低了系統的功率密度[9]。此外，磁芯引入的寄生電感惡化了SiC的開關性能[10]。羅氏線圈電流傳感器由于采用空心線圈，具備天然的高帶寬和低侵擾特性[11-13]。此外，通過采用印制電路板(printed circuit board, PCB)設計，可進一步減小體積[14]。因此，PCB羅氏線圈電流傳感器在開關電流測量中具有較大潛力，近年來引起了業內的廣泛關注。

文獻[15]報道了一種兩層PCB羅氏線圈用于檢測SiC MOSFET的開關電流。然而，由于缺乏回線和屏蔽層設計，其電流測量受到鄰近載流體產生的磁場噪聲以及鄰近開關產生的電壓噪聲的嚴重干擾。文獻[16]報道了一種四層PCB羅氏線圈，其中間層采用單回線設計可有效抵御鄰近載流體產生的磁場噪聲，但由于缺乏屏蔽層設計，其仍受到鄰近電場噪聲的影響。為同時抵御磁場與電場干擾，文獻[17]在文獻[16]的基礎上額外增加了屏蔽接地層。這種六層PCB羅氏線圈雖能增強抗擾性能，但其額外的層間電容(屏蔽層與中間線圈的寄生電容)會降低帶寬。此外，六層PCB設計也會顯著增加系統成本。從性能與成本角度考慮，四層PCB羅氏線圈在SiC器件的開關電流測量中具有較大潛力。然而目前尚未有能同時抵御電、磁干擾的四層PCB線圈。

為此，本文首先分析羅氏線圈中回線和屏蔽層抵御磁場和電場干擾的機制。然后，對三種典型PCB羅氏線圈的抗擾性能進行對比分析?；诖?，本文提出一種雙絞線型四層PCB羅氏線圈。通過在中間層采用雙絞線設計，使其具備“隱形回線”結構；通過在最外層增加屏蔽，可有效抵御電場干擾。仿真和實驗表明，所提方案兼具強抗擾和高帶寬特性，適合用于碳化硅器件的開關電流測量。

1 碳化硅器件開關電流測量

1.1 碳化硅器件開關電流測量的要求

圖1所示為SiC MOSFET的物理、電氣特性[18]及其對開關電流測量的要求。

圖1 SiC MOSFET的特性及其對開關電流測量的要求Fig.1 Characteristics of SiC MOSFET and its requirements for switch current measurement

由圖1可知，適用于SiC MOSFET開關電流測量的傳感器需同時滿足以下4個要求：

1)高帶寬。電流傳感器的所需帶寬BW[5]可表示為

BW=0.35/tr。

(1)

式中tr為電流上升時間[5]。以Wolfspeed公司的C2M0080120D為例，其tr=20 ns[5]。由式(1)可求出所需電流傳感器的最低帶寬為17.5 MHz。為保證測量精確度，實際帶寬一般選取該值的3～5倍。

2)強抗擾。一方面，SiC MOSFET開關過程產生的dv/dt會通過容性耦合傳導至測量系統(即電場干擾)；另一方面，鄰近載流體會通過耦合磁場對測量造成干擾[19]。

3)低侵擾。SiC MOSFET開關時間在數十ns之內，因此，具有較高di/dt。由Ldi/dt可知，寄生電感(電路走線及由于測量引入的電感)會引起較高的電壓尖峰和振蕩，增加損耗，甚至造成器件過壓損壞[20]。

4)小體積。SiC MOSFET開關頻率高，可顯著減小無源器件的尺寸。為實現高功率密度的電力電子裝置[21]，電流傳感器需具有較小體積。

1.2 基于PCB羅氏線圈碳化硅器件開關電流測量

羅氏線圈電流傳感器包括羅氏線圈和積分器兩部分。如圖2(a)所示，待測電流i(t)置于羅氏線圈中心位置處，根據法拉第電磁感應定律，i(t)產生的磁場與羅氏線圈交鏈，可在其端口處得到感應電壓v(t)，經過積分后即可得到復原電流i′(t)。羅氏線圈電流傳感器的幅頻特性曲線如圖2(b)所示，其中fL和fH分別為傳感器的低頻和高頻截止頻率。從圖中可以看出，傳感器的低頻特性主要取決于積分器，而高頻特性主要受限于羅氏線圈。積分器主要分為無源積分和有源積分[5]，目前已有很多成熟方案可借鑒，不再贅述。為測量SiC MOSFET的開關電流，需提高傳感器的高頻帶寬。因此，本文主要圍繞羅氏線圈展開討論。

圖2 羅氏線圈電流傳感器基本原理及其幅頻特性曲線Fig.2 Principle of Rogowski current sensor and its amplitude-frequency characteristic curve

羅氏線圈采用空心線圈，具備天然的高帶寬和低侵擾特性。此外，通過采用PCB設計，可進一步減小體積。因此，PCB羅氏線圈在SiC MOSFET的開關電流測量中具有較大潛力。圖3所示為PCB羅氏線圈的集總參數模型。

圖3 PCB羅氏線圈應用于SiC MOSFET開關電流測量Fig.3 Switch current measurement of SiC MOSFET based on PCB Rogowski current sensor

在圖3所示的模型中：Ls為線圈自感；Cs為寄生電容；Rs是寄生電阻；M為線圈互感；Rd是阻尼電阻。依據模型，待測電流i(t)至感應電壓v(t)的傳遞函數可以表示為

(2)

根據式(2)，可以算出羅氏線圈的高頻帶寬為

(3)

在式(2)及式(3)中Ls,Cs和M[5]分別為：

(4)

式中：R為線圈外徑；r為線圈內徑；h為中間層線圈高度；l為線圈布線的總長度；a為導線截面積；A為線圈截面積；εr為相對介電常數；ε0為真空介電常數。

由式(3)和式(4)可知，羅氏線圈的電參數(Ls和Cs)由其物理參數決定，可以通過減小羅氏線圈的尺寸、匝數或調整其結構的方式提高帶寬。除帶寬外，SiC器件開關過程產生的電場和磁場干擾也影響了線圈測量開關電流的精確度。下文將分析羅氏線圈的抗擾機制并討論現存方案的抗擾性能。

2 PCB羅氏線圈抗擾性能分析

2.1 羅氏線圈抗擾原理分析

在SiC器件的開關電流測量中，PCB羅氏線圈電流傳感器受到的干擾可分為兩類：1)器件開關過程中的dv/dt通過電容耦合產生的電場干擾；2)鄰近載流體通過磁場耦合產生的磁場干擾。通過調整羅氏線圈的結構，可有效抑制上述兩類干擾，其作用機制進行如下分析。

2.1.1 電場干擾分析及抑制

羅氏線圈中利用屏蔽層抑制電場干擾的原理，如圖4所示。

圖4 羅氏線圈中屏蔽層抑制電場干擾的原理Fig.4 Principle of shielding to suppress electric field interference in Rogowski coil current sensor

電場干擾的噪聲源是器件開關過程中的dv/dt， 在圖4中用vnoise(t)表示。若羅氏線圈無屏蔽層，則噪聲電壓通過耦合電容(CX1)影響電流測量，即噪聲電流沿路徑1傳導。若羅氏線圈配備屏蔽接地層，則噪聲電流沿著路徑2傳導至系統地，即測量電流i′(t)免受影響。

2.1.2 磁場干擾分析及抑制

鄰近載流體iadj(t)產生的磁場干擾可通過在羅氏線圈中增加回線進行抑制，其作用原理如圖5所示。

在圖5中，待測電流i(t)置于羅氏線圈中心位置處，根據法拉第電磁感應定律，在線圈端口感應出電壓。但在實際測量中，待測電流周圍不可避免地存在其他載流體(如PCB走線)，因此抵御鄰近載流體產生的磁場干擾是必要的。如圖5所示，干擾電流iadj(t)產生與線圈平面垂直相交的磁場(綠色“×”)。若線圈中無回線，則會在端部感應出噪聲電壓vadj(t)，進而影響測量結果；如果線圈中存在回線，則回線中會產生與vadj(t)大小相等、方向相反的電壓，從而相互抵消，總的噪聲電壓為0。

圖5 羅氏線圈中回線抑制磁場干擾的原理Fig.5 Principle of return wire to suppress magnetic field interference in Rogowski coil current sensor

綜上，在羅氏線圈中，通過增加屏蔽層可有效抑制因dv/dt造成的電場干擾；通過增加回線可有效抑制鄰近載流體造成的磁場干擾。據此，對現有三種典型PCB羅氏線圈的抗擾性能進行分析。

2.2 傳統PCB羅氏線圈抗擾性能分析

根據羅氏線圈PCB的層數，可將傳統PCB羅氏線圈分為三類：兩層、四層和六層。下面分別對其抗擾性能進行分析。

2.2.1 兩層PCB羅氏線圈

圖6所示為兩層PCB羅氏線圈的平面圖。

圖6 兩層PCB羅氏線圈的平面圖[15]Fig.6 Plan of two-layer Rogowski coil

如圖6所示，PCB羅氏線圈主要由頂層和底層的走線以及連接頂層與底層的過孔組成。待測電流i(t)產生的磁場與線圈截面交鏈，在線圈端部感應出電壓v(t)。然而，由于在結構上缺乏回線和屏蔽層，兩層PCB羅氏線圈極易受到電場和磁場的影響。

2.2.2 四層PCB羅氏線圈

與兩層PCB相比，四層PCB羅氏線圈具有了設計自由度，因此，可以增加屏蔽層或者回線設計提升線圈的抗擾性能。傳統的四層PCB羅氏線圈的平面圖如圖7所示。

圖7 四層PCB羅氏線圈的平面圖[16]Fig.7 Plan of four-layer Rogowski coil

在圖7(a)所示的四層PCB羅氏線圈中，其中間兩層構成線圈結構，而最外面兩層作為屏蔽接地層。根據2.1節分析，此結構能抵御電場干擾，但仍受到附近載流體的干擾(即磁場干擾)。為抵御磁場干擾，圖7(b)利用最外兩層構建線圈，而用中間兩層作為回線。為進一步提升回線作用效果，也有學者對走線的形狀進行改進(如魚骨形設計[22])，此舉雖能進一步提升對磁場的抗擾性，但因為缺少屏蔽層，仍易受到電場干擾的影響。

2.2.3 六層PCB羅氏線圈

為了同時抵抗電場和磁場干擾，有學者提出通過增加PCB層數的方式使線圈兼具屏蔽層和回線結構。圖8為一種六層PCB羅氏線圈的平面圖。

圖8 六層PCB羅氏線圈的平面圖[11]Fig. 8 Plan of six-layer Rogowski coil

在圖8所示的六層PCB羅氏線圈中，頂層和底層作為屏蔽接地，而最內兩層作為回線。根據2.1節分析，此結構能同時抵御電場和磁場干擾。然而，由于PCB層數的增加，該六層PCB羅氏線圈的帶寬將降低，具體分析圖9所示。

圖9 六層PCB羅氏線圈的裝配示意圖Fig.9 Assembly diagram of six-layer Rogowski coil

(5)

對比式(3)與式(5)可知，由于六層PCB增加了羅氏線圈的寄生電容，因此降低了傳感器帶寬。此外，六層PCB的成本遠高于四層PCB。

綜上，隨著PCB層數增加，羅氏線圈設計自由度逐漸提高，即可同時采用屏蔽層和回線來抵抗電場和磁場干擾。但PCB層數的增加引入了額外的寄生電容，降低了系統帶寬，且增加了系統成本。從性能及成本角度考慮，四層PCB線圈極具開發潛力。然而，目前的四層PCB羅氏線圈設計方案在電場和磁場抗擾性間存在折中、無法兼具。因此，亟需能同時抵御電、磁干擾的四層PCB羅氏線圈。

3 雙絞線型四層PCB羅氏線圈

為同時抑制開關電流測量時的電場和磁場干擾，本文提出一種雙絞線型四層PCB羅氏線圈。本節首先從結構角度出發分析了其抗擾原理，然后利用COMSOL軟件對其抗擾性能進行了仿真驗證。

3.1 雙絞線型四層PCB羅氏線圈

3.1.1 結構

雙絞線型四層PCB羅氏線圈的三維和二維圖如圖10所示。

圖10 雙絞線型四層PCB羅氏線圈Fig.10 Four-layer twisted-pair PCB Rogowski coil

如圖10(a)所示，四層PCB中間兩層采用往返間隔式布線：從起點處開始利用走線和過孔逆時針構建線圈，每完成一匝構建后間隔一匝，繼續逆時針構建線圈，直至完成一周構建；然后順時針方向間隔式構建返回線圈，直至完成一周。待測電流置于羅氏線圈內部，根據疊加原理，逆時針線圈與順時針線圈感生的有效電勢疊加作為輸出。線圈最外兩層設計為屏蔽接地層，兩層間通過通孔連接，并與系統地相連。其二維圖如圖10(b)所示。

3.1.2 抗擾性分析

雙絞線型四層PCB羅氏線圈能同時抑制磁場和電場干擾。一方面，外部載流體(磁場干擾源)產生的磁場同時與逆時針線圈和順時針線圈交鏈。由于兩種線圈匝數相同、繞制方向相反，因此，兩種線圈中感生出的噪聲電壓大小相等，方向相反，即凈噪聲電壓為0。因此，雙絞線型設計使羅氏線圈具備了“隱形回線”屬性。

另一方面，雙絞線型四層PCB羅氏線圈的外部屏蔽接地層能對電場干擾進行有效抑制。電路中器件開關過程產生的dv/dt(電場干擾源)通過器件與線圈間的耦合電容傳導噪聲電壓。通過在線圈最外層覆蓋屏蔽接地層，可有效將電場干擾誘發的噪聲電流傳導至系統地，進而使羅氏線圈抵抗電場干擾。除抵御電場干擾外，屏蔽接地層還可以抵御部分高頻磁場干擾。

綜上，雙絞線型四層PCB羅氏線圈的“隱形回線”設計，可以抵抗外部載流體誘發的磁場干擾；通過最外層屏蔽接地設計，能有效抵御電場干擾。

3.2 雙絞線型四層PCB羅氏線圈的仿真分析

采用COMSOL軟件分別對雙絞線設計對磁場干擾的抑制效果以及屏蔽接地層對電場干擾的抑制效果進行了仿真分析。

3.2.1 磁場干擾仿真分析

針對外部載流體產生的磁場對線圈的影響，在COMSOL軟件中分別建立載流體(磁場干擾源)和兩種PCB羅氏線圈(傳統兩層PCB線圈以及雙絞線型兩層PCB線圈)的三維模型。線圈模型的各項參數見表1。載流體與線圈平行放置，且與線圈中心水平距離為10 mm。載流體中正弦電流的幅值為1 A，頻率為50 Hz。在仿真中，對模型進行網格化處理并以模型尺寸的3倍作為求解域。載流體產生的干擾磁場的磁通密度分布以及兩種PCB羅氏線圈在磁場干擾下的輸出電壓如圖11所示。

由圖11(a)和圖11(b)可以看出，載流導體產生的干擾磁場與PCB羅氏線圈垂直交鏈。理想情況下，羅氏線圈因磁場干擾產生的電壓為0。從圖11(c)可以看出，傳統兩層PCB羅氏線圈受磁場干擾的影響明顯，其感生電壓的幅值高于30×10-5V。而雙絞線型兩層PCB羅氏線圈因磁場干擾誘發的感生電壓幅值僅為0.43×10-5V。這是因為雙絞線線圈具有“隱形回線”設計，即順時針線圈與逆時針線圈在干擾磁場下的輸出電壓大小相等、方向相反，可以相互抵消。此仿真說明雙絞線設計能抵抗載流導體產生的磁場干擾。

圖11 傳統兩層PCB羅氏線圈與雙絞線型兩層PCB羅氏線圈的磁場抗擾性仿真結果Fig.11 Simulation results of between traditional two-layer PCB Rogowski coil and twisted-pair two-layer PCB Rogowski coil in terms of magnetic-immune ability

3.2.2 電場干擾仿真分析

針對開關器件dv/dt通過耦合電容對線圈的影響，在COMSOL軟件中建立平行板電容器和兩種PCB羅氏線圈(雙絞線型兩層以及四層線圈)的三維模型。線圈置于平行板電容器模型內部，兩平行板之間相距10 mm。為模擬器件開關過程中高頻的dv/dt，在電容器兩端施加幅值為1 V、頻率為10 MHz的高頻電壓。干擾電場的分布以及兩種PCB羅氏線圈在電場干擾下的輸出電壓如圖12所示。

圖12 雙絞線型兩層PCB羅氏線圈與雙絞線型四層PCB羅氏線圈電場抗擾性仿真結果Fig.12 Simulation results of between twisted-pair two-layer PCB Rogowski coil and twisted-pair four-layer PCB Rogowski coil in terms of electric-immune ability

如圖12(c)所示，由于缺少屏蔽接地層，雙絞線型兩層PCB羅氏線圈在電場干擾下輸出電壓的幅值為45 mV。當在線圈最外層加入屏蔽接地后，線圈的輸出電壓降為6 mV。此仿真說明屏蔽接地層能有效地抵抗器件的dv/dt通過容性耦合產生的電場干擾。

3.2.3 三種PCB羅氏線圈的仿真對比分析

為了進一步說明雙絞線型四層PCB羅氏線圈的抗擾效果，本節對三種PCB羅氏線圈(即傳統兩層、雙絞線型兩層以及雙絞線型四層)進行仿真對比：在COMSOL中分別建立載流體與PCB線圈的三維模型，線圈模型尺寸見表1，設置激勵電流幅值為100 mA，頻率為35 MHz。載流體與線圈平行放置，且與線圈中心距離為10 mm。在仿真中，以模型尺寸的3倍作為求解域并進行網格化處理。三種PCB羅氏線圈仿真圖及在干擾源下的輸出電壓如圖13所示。

圖13 三種PCB羅氏線圈的仿真圖及其輸出電壓Fig.13 Simulation diagrams and output voltages of three kinds of PCB Rogowski coils

從圖13(d)可以看出：傳統兩層PCB線圈受到電場與磁場的影響，導致其輸出干擾電壓幅值較大，約為250 mV；雙絞線型兩層PCB線圈具有“隱形回線”結構，可以抵消垂直干擾磁場對線圈的影響，PCB線圈干擾電壓由原來的250 mV降至13 mV；為了消除電場影響，進行接地屏蔽，雙絞線型PCB線圈由兩層結構變為四層結構。仿真結果顯示雙絞線型四層PCB線圈輸出干擾電壓很小，僅為3.5×10-4mV。因此，上述仿真結果表明雙絞線型四層PCB羅氏線圈具有較強的抵抗電磁干擾能力。

4 實驗驗證

為對比驗證所提雙絞線型四層PCB羅氏線圈的抗擾性能和測量精度，設計制作了三種PCB羅氏線圈，其實物圖如圖14所示。線圈的詳細參數如表1所示。

圖14 PCB羅氏線圈實物圖Fig.14 Photos of PCB Rogowski coils

表1 雙絞線型四層羅氏線圈層PCB參數

4.1 雙絞線型四層PCB羅氏線圈抗擾性能驗證

PCB羅氏線圈抗擾性測試示意圖如圖15所示。

圖15 PCB羅氏線圈抗擾性測量示意圖Fig.15 Sketch of experimental setups for testing the noise-immunity of PCB Rogowski coil

利用信號發生器與10Ω電阻產生干擾電流inoise，并通過帶寬為120 MHz的電流鉗記錄。將三種待測PCB羅氏線圈與inoise平行放置，使inoise的磁場垂直穿過線圈平面。同時，線圈外延與噪聲電流載體接觸，使線圈處于電場噪聲中。通過示波器記錄噪聲電流inoise和線圈電壓vnoise，其結果如圖16所示。

圖16 PCB羅氏線圈抗擾性測試結果Fig.16 Testing results of PCB Rogowski coils in terms of noise-immunity ability

由圖16(a)可以看出傳統兩層PCB羅氏線圈抗擾能力較差，其感生電壓vnoise與噪聲電流頻率相同inoise(即fnoise=35 MHz),且vnoise幅值較高(高于250 mV)。這是因為其既不具備回線，又不具備屏蔽層，因此，同時受到了電場和磁場干擾的影響。圖16(b)采用雙絞線型結構，從圖中可以看出vnoise顯著變小,但其幅值仍高于10 mV。雙絞線型結構的回線設計能抑制磁場干擾，但由于缺少屏蔽，線圈仍受到電場的影響。采用雙絞線型四層PCB羅氏線圈的效果如圖16(c)所示，可以看出，vnoise進一步變小(幅值低于1 mV)。圖17進一步展示了三種PCB羅氏線圈輸出噪聲電壓vnoise的快速傅里葉分析結果，可以看出，與其他兩種結構相比，雙絞線型四層PCB羅氏線圈具有更好的抑制電磁干擾的能力。

圖17 PCB羅氏線圈vnoise快速傅里葉分析Fig.17 FFT results of vnoise for PCB Rogowski coil

4.2 雙絞線型四層PCB羅氏線圈高帶寬驗證

將圖15中信號發生器經電阻產生的電流穿過自制的雙絞線型四層PCB羅氏線圈，利用示波器記錄線圈的輸出電壓v，并與帶寬為120 MHz的電流鉗記錄的電流i進行比較，結果如圖18所示?？梢钥闯鯬CB羅氏線圈的輸出電壓v比待測電流i相位超前90°。這是因為羅氏線圈輸出的感生電壓與一次側電流成微分關系，具體分析見式(2)。將待測電流頻率從35 MHz升至45 MHz后，此線圈仍能實現準確追蹤，即此線圈帶寬上限高于45 MHz，滿足高帶寬的測量需求。

圖18 PCB羅氏線圈帶寬測試結果Fig.18 Bandwidth testing results of PCB Rogowski coil

4.3 基于雙絞線型四層PCB羅氏線圈的SiC MOSFET開關電流測量

雙脈沖測試中需測量開關電流用于評估功率器件的開關特性[15]。本節以雙脈沖測試為例，說明雙絞線型四層PCB羅氏線圈在SiC MOSFET開關電流測量中的應用。雙脈沖測試平臺的詳細參數見表2，圖19為雙脈沖測試的原理圖及實物圖。如圖19所示，開關電流i穿過PCB羅氏線圈中心感生出電壓v，經積分器[15]后得到復原電流i′。此結果與PEM CWT06的測量結果對比如圖20所示?？梢钥闯?，本文制作的20匝的四層PCB羅氏線圈可以準確測量SiC MOSFET的開關電流。

表2 雙脈沖測試平臺參數

圖19 基于PCB羅氏線圈的SiC MOSFET開關 電流測量Fig.19 Switch current measurement of SiC MOSFET based on PCB Rogowski current sensor

圖20 基于雙絞線型四層PCB羅氏線圈的開關 電流測量結果Fig. 20 Measured switch current of SiC MOSFET based on a 20-turn twisted-pair four-layer PCB Rogowski coil

5 結 論

本文針對四層PCB羅氏線圈用于碳化硅器件的開關電流測量時無法同時抵抗電場和磁場干擾的問題，提出了一種能同時抑制電、磁干擾的雙絞線型四層PCB羅氏線圈。結合理論分析、COMSOL仿真和實驗研究得到以下結論：

1)通過采用回線設計，PCB羅氏線圈可有效抵抗鄰近載流體產生的與線圈平面正交的磁場干擾；通過采用接地屏蔽層，PCB羅氏線圈可有效抵抗鄰近開關通過耦合電容產生的電場干擾。

2)本文提出的雙絞線型四層PCB羅氏線圈由于采用雙絞線設計，具有“隱形回線”屬性，且最外層進行了屏蔽接地設計，因此能同時有效抑制磁場和電場干擾。

3)雙絞線型四層PCB羅氏線圈兼具高帶寬、強抗擾和小體積特性，適合用于碳化硅器件的開關電流測量。