基于AD9371及Zynq-7000的軟件無線電硬件平臺設計

劉寧寧，蔣文吉，成章，劉靜嫻

（中國電子科技集團公司第二十九研究所，四川成都 610036）

軟件無線電（SDR）的概念最早是由美國MITRE公司的Joseph Mitola 博士于1992 年提出的。他指出，軟件無線電是多頻段無線電，具有寬帶天線、射頻前端、AD/DA 變換等功能，能夠支持多種空中接口及通信協議。而且在理想狀態下，所有方面（包括物理接口）都可以通過軟件來進行定義。軟件無線電的概念經過20 多年的推廣和全世界的深入研究，不僅得到了全世界的普遍認可，而且已經在通信、雷達、數據鏈、電子戰、廣播電視等領域獲得了廣泛應用。

近些年來，隨著電子計算機技術及移動互聯網產業的快速發展，人們在日常的工作及生活中對信息化的需求也越來越高，如無線上網、移動支付功能、遠程醫療診斷服務、遠程無線視頻會議等。這些需求不僅需要通信設備對語音、數據、圖像和視頻進行傳輸和處理，而且對通信平臺的信號帶寬及通道數量提出了更高的要求。與此同時，隨著移動互聯網技術的發展，移動通信技術已經從第一代模擬系統發展到目前關于5G 系統的研制及大量商用化。然而，隨著各種新的標準及協議的陸續發布，無線系統制造商和通信運營商必須通過更換基站基礎設施來滿足用戶的新需求，這就造成了硬件設備的不斷重新設計及更新換代，造成成本和資源的浪費，也增加了用戶的使用成本。所以，如果開發出一款通用化、標準化、模塊化并對各種信號波形具有廣泛適應性的軟件無線電通用硬件平臺，就可以通過軟件重構（升級）來實現靈活多變的通信體制及具有通信功能的無線電系統[1]，這種技術思路不僅可以大大降低通信基站等硬件基礎設備的升級成本，也可以極大地縮短新技術的迭代和應用周期，從而為用戶提供更高質量的移動通信新業務及服務。

1 硬件平臺總體方案設計

1.1 硬件平臺總體架構設計

現階段常用的軟件無線電通信平臺常采用超外差和零中頻兩種架構來實現。超外差架構的硬件設計方案存在不可在線編程、擴展性差、體積大、功耗高等缺陷[2]。零中頻的硬件設計方案現階段常采用ADI 公司的捷變頻收發器芯片AD9361 來實現。AD9361 接收帶寬最高支持56 MHz[3]，已漸漸不能滿足目前最新寬帶通信的要求。其次，AD9361 數據通信接口采用LVDS接口，最大速率支持1 Gbps；與目前主流的JESD204B 接口相比，速度較低，增加了數字前端處理器的I/O 接口數量及硬件設計的復雜性。再次，AD9361 的鏡像抑制大于40 dB，相比而言，AD9371 的鏡像抑制可達70 dB 以上。

基于以上原因，文中提出了一種基于ADI 公司的集成RF 芯片AD9371 和Xilinx Zynq-7000 FPGA的多通道通用軟件無線電硬件平臺設計方案，硬件平臺原理框圖如圖1 所示。該硬件方案以AD9371和Zynq-7000 系列的XC7Z045 為核心電路，其工作頻率范圍為300 MHz～6 GHz，包含2 路發射通道和2路接收通道功能的MIMO 收發器，可支持FDD 及TDD 兩種工作模式。工程設計人員通過軟件的動態重構可適應多種通信體制和通信功能。該硬件平臺的電路單元包括射頻收發單元AD9371 電路、以Zynq-7000 FPGA XC7Z045 為核心的數字信號處理電路、時鐘鎖相電路單元、DDR3 存儲電路、電源轉換網絡相關電路及接口電路等[4]。

圖1 硬件平臺原理框圖

1.2 主要硬件電路單元的設計與實現

1.2.1 射頻收發器單元AD9371電路的設計與實現

射頻收發電路主要由一片AD9371 芯片、巴倫轉換、匹配濾波網絡構成，其功能為完成2 路發射信號和2 路接收信號的射頻信號調理。AD9371 的射頻信號輸入端要求輸入信號為差分信號，所以射頻信號經過前端的巴倫轉換，可以實現射頻信號單端與差分之間的變換，從而實現射頻信號對外的單端射頻輸入及輸出。在接收端，AD9371 將信號進行放大、下變頻、中頻濾波及A/D 轉換等處理，從而將射頻信號轉換為數字信號；在發射端，AD9371 將數字信號進行數字濾波、D/A 轉換、濾波、上變頻及放大后轉換為RF 射頻信號，然后進行輸出[5]。

AD9371 是一款高度集成的寬帶RF 收發器，該款芯片具有雙通道發射器、雙通道接收器、模擬混頻器、數字信號處理等功能。其輸入及輸出頻率范圍為300 MHz～6 GHz，發射帶寬最高支持250 MHz，接收帶寬最高支持100 MHz，支持多種工作模式。此外，該款IC 還包含2 路帶寬高達250 MHz 的觀測接收器單元、3 路嗅探器接收器、射頻放大器、模擬濾波器、模擬鎖相環單元、混頻濾器、調制解調器、自動增益控制（AGC）、ADC 單元、DAC 單元、FIR 數字濾波單元、JESD204B 及SPI 接口單元等。高速JESD204B接口支持最高6 144 Mbps的通道速率。此外，該芯片還集成了一些輔助功能，如輔助模數轉換器（ADC），輔助數模轉換器（DAC）和通用輸入/輸出(GPIO)，可提供額外的監控和控制功能。該芯片具有高集成性、高靈活性等特點，可以取代或消除多達20 個分立無線電器件[6-7]。AD9371 的功能框圖如圖2 所示。

圖2 AD9371功能框圖

1.2.2 基于Zynq-7000 FPGA數字基帶信號處理電路實現

數字基帶處理單元主要由XC7Z045、DDR3 存儲器、QSPI FLASH、千兆以太網接口等電路單元組成，主要完成數字基帶信號的濾波、調制解調等信號處理算法。此外，數字基帶處理單元還完成如AD9371、時鐘鎖相器、千兆網等對外接口的控制功能以及數據存儲等功能。

文中數字信號處理單元選用了Xilinx公司Zynq-7000 系列的XC7Z045 作為核心處理器。Zynq-7000系列基于Xilinx 全可編程的可擴展處理平臺（Extensible Processing Platform,EPP）結構，該結構在單個芯片內集成了雙核ARM Cortex-A9 的硬核處理系統（Processing System,PS）和Xilinx 可編程邏輯（Programmable Logic,PL）系統，Zynq-7000 的原理框圖如圖3 所示[8-9]。Zynq-7000 FPGA 內部的PS 與LP之間通過片內集成的高速AXI 總線實現數據交換，其數據吞吐量可高達數十千兆每秒，這個數據交換速率可滿足軟件無線電應用中的寬帶數據交換要求。與傳統FPGA 和SOC 相比，Zynq-7000 結構具有軟件、硬件和I/O 的可編程特性，其優點是可以將定制邏輯和軟件分別映射到PL 和PS 中，從而可以實現獨一無二和具有差異化的功能[10]。

圖3 Zynq-7000原理框圖

1.2.3 主要接口電路設計

該設計的主要接口電路包括AD9371 射頻輸入接口電路、AD9371 射頻輸出接口電路及AD9371 與Zynq-7000 FPGA 的接口電路等。其中，AD9371 射頻輸入接口電路和射頻輸出接口電路主要包括巴倫及匹配濾波網絡，AD9371 與Zynq-7000 FPGA 的接口電路包括JESD204B 接口、SPI 接口及GPIO 等。JESD204B 接口主要實現AD9371 與Zynq-7000 FPGA 之間的數據傳輸，設計采用4 LANE 接收和4 LANE 發送，支持最高速率為6 144 Mbps。SPI、GPIO為AD9371 的配置管理接口，通過FPGA 對AD9371進行配置管理[11]。

1.2.4 時鐘管理單元電路設計

該模塊所需的時鐘包含以下幾部分，一是和AD9371 內部采樣及本振相關的Device Clock 和SYSREF 時鐘；二是與Zynq-7000 JESD204B 接口相關的Device Clock 和SYSREF 時鐘；三是與Zynq-7000 FPGA 相關的邏輯時鐘和處理時鐘。該方案采用可配置的多通道輸出鎖相環芯片LMK04828實現時鐘網絡的管理和分配[12-13]，通過外部參考頻率100 MHz 產生各路時鐘。模塊的時鐘管理設計如圖4 所示。

圖4 時鐘管理單元電路設計

2 硬件功能的設計與實現

2.1 系統組成與功能實現

該設計的主要軟件程序設計是在Zynq-7000 FPGA 中實現的，并使用Xilinx 公司提供的Vivado 2016.2 開發套件進行程序開發。Vivado 2016.2 開發套件由兩部分組成：1）Vivado 主環境，與傳統FPGA設計環境及方式相同，主要完成與PL 相關的數據接口控制、數字濾波、信號調制解調等設計；2）SDK 軟件輔助設計環境，主要完成與PS 層ARM 相關的設計、用戶協議及算法、控制線程、調試程序、存儲器讀寫程序、千兆網等外設接口程序，也包括AD9371 寄存器的SPI 配置等功能[14-15]。文中設計的軟件功能模塊及功能實現框圖如圖5 所示。

圖5 軟件功能模塊及功能實現框圖

2.2 接收通道功能實現

接收通道AD9371 寄存器配置通過Zynq-7000 FPGA 中的PS 來完成，其配置參數的選擇如RF 輸入頻率、信號帶寬、ADC 采樣速率、下變頻本振（LO）頻率、AGC 參數、濾波器參數、JESD204B 速率及通道數參數等可通過ADI 公司提供的AD9371 Transceiver Evaluation Software 工具進行評估設置，AD9371 接收通道參數評估設置如圖6 所示。

圖6 AD9371接收通道參數評估設置

數據接收通道的實現過程如下：射頻輸入信號經過巴倫及匹配濾波網絡后進入AD9371，在AD9371 中對信號進行濾波、放大、下變頻、A/D 采樣及數字濾波器組處理后，通過JESD204B 高速串行接口將采樣數據傳輸給信號處理單元中的Zynq-7000 FPGA（PL）進行數據處理、數字濾波，并將數據存入DDR3 高速存儲器中。Zynq-7000 FPGA 中的PS 部分可通過DDR3 存儲器完成配置命令的下發、采樣數據的讀取、完成與千兆網等外設接口相關的數據傳輸、通信及控制功能。

2.3 發射通道功能實現

發射通道AD9371 寄存器配置的原理及方法同接收通道，可通過評估軟件對發射信號頻率、發射信號帶寬、D/A 采樣速率、上變頻本振（LO）頻率等相關參數進行配置。數據發射通道的實現過程如下：首先，數字信號處理單元將需要發射的信息（如語音信號、圖像或視頻）經過信號處理并完成信號調制；然后，通過JESD204B 高速串行接口將信號傳輸到AD9371 電路單元。在AD9371 中，信號經過數字濾波器組處理后進行D/A 轉換、射頻濾波、上變頻及功率放大后輸出至接口電路。

3 軟件無線電硬件平臺測試驗證

對基于AD9371 和Zynq-7000 FPGA 的多通道通用軟件無線電硬件平臺的功能進行測試驗證如下：

在測試接收通道時，用信號源在輸入通道輸入正弦信號，通過Zynq SPI 口配置AD9371 的寄存器參數。在將接收通道的測試條件設置如下：RFLO=430 MHz，RF=480 MHz，fs=153.6 MHz，Pin=-15 dBm。借助Xilinx 公司的Vivado 獲得接收通道的原始數據，利用Matlab 軟件對采集到的原始數據做快速傅里葉變換（FFT）并進行頻譜分析，最終得到的測試頻譜如圖7 所示，由頻譜數據可知信號的性能可滿足大部分工程應用需求。

圖7 接收通道測試結果

在對發射通道進行測試時，通過Zynq SPI 口配置AD9371 的DAC 采樣頻率、本振頻率、發射通道頻率及放大器和濾波器等參數信息，用頻率儀對輸出的信號進行測試。發射通道為發射正弦波，頻率為470 MHz 時的測試結果如圖8 所示。

圖8 發射通道測試結果

4 結束語

文中基于軟件無線電的技術原理及思路，提出了一種基于AD9371 及Xilinx Zynq-7000 FPGA 的軟件無線電通用硬件平臺的設計方案及其關鍵技術的實現方法，并對接收通道和發射通道的硬件功能進行了測試和驗證。從測試結果可知，該硬件平臺的性能可滿足大部分工程應用需求?；谠撚布脚_，設計人員通過軟件的動態重構可實現靈活多變的通信體制和通信功能，可廣泛應用于移動互聯網、軍事通信、雷達系統及信息化物聯網家電產品等領域。

目前，全世界在軟件無線電領域取得了大量的研究成果，這些成果不僅在軍事通信領域獲得了廣泛的應用，而且也極大地推動了移動互聯網、大數據等技術的應用研究。這些技術不僅在4G 及5G 移動通信中被廣泛應用，而且在未來的移動通信、物聯網等領域會得到更為廣泛的應用，將未來的移動通信技術及其相關的業務領域推向新高度?？梢院敛豢鋸埖卣f，隨著計算機技術、信號處理、移動互聯網及大數據等技術的迅猛發展，軟件無線電將成為21 世紀對世界最具影響力的新興科技之一[16-17]。