兼容性和差異化是國產仿真EDA必須錘煉的競爭優勢

隨著美國正式簽署《芯片與科學法案》，國內半導體設計公司對于國際EDA的使用限制將越來越嚴格。但是，考慮到當前絕大多數的設計公司還在使用國際EDA廠商的設計流程，作為后來者的國產EDA公司，目前絕大多數是點工具，且愿意使用的設計企業非常有限。面對困局，我們采訪了國內EDA的領先企業芯和半導體的聯合創始人代文亮博士。

代博士提出了一個很重要的觀點：國產EDA要搶占市場需要打破用戶的使用門檻，增強用戶體驗。首先是與現有國際設計流程的融合，讓用戶先能用起來。在這個過程中，相比用戶對布局布線工具的天然排他性，仿真EDA由于可以互相交叉驗證，使得在用戶端可以多款工具并行使用，相對其它EDA工具的使用門檻更低。但由于和國際工具直面比較，國產仿真EDA的性能和質量將會受到非常大的市場挑戰，有利于大浪淘沙，刪選出真正具備硬核技術的優秀廠商。因此，兼容性和差異化是國產仿真EDA必須錘煉的競爭優勢。芯和半導體在電磁場仿真領域的差異化產品，對國際EDA廠商的設計流程已經形成了非常好的補充和優化，從這一點上，國際EDA廠商歡迎與芯和的合作?；陔p方共同的利益，芯和與全球四大EDA公司都建立了非常穩定的合作伙伴關系，無縫嵌入各大主流EDA設計平臺中，并在用戶易用性方面做了深層優化，全面降低工程師的使用門檻，提升了設計質量和效率。

生態鏈的建設是國產仿真EDA發展和突破的又一個難點。EDA行業本身是為半導體產業服務的，必須和整個半導體產業共同發展，先進的工藝、先進的封裝以及先進的設計也必須伴隨著EDA一起來成長。芯和投入了巨大的精力在生態鏈的構建上，因為沒有這個生態鏈就不存在EDA工具的使用：一方面，設計公司需要EDA工具能夠支持晶圓廠的工藝，否則它不敢用你的工具做設計，因為一旦設計出來的東西不符合晶圓廠工藝的需要，造成的損失是不可估量的;另一方面，晶圓廠對中小EDA工具的認證卻并不感冒：配合EDA工具做評估認證需要耗費晶圓廠的技術精力，而認證完畢加入到晶圓廠工藝后，客戶一旦使用過程中出現了問題，晶圓廠同樣要擔巨大的風險。所以我們評估一款EDA工具是否成功，通常首先會去看它在哪些晶圓廠工藝上得到過認證，否則一切都是空談。大多數國產EDA公司，現在還沒有生態圈建設，更多的還是處于自我摸索和實驗的階段，無法實際的滿足晶圓廠工藝生產的需要，更難提商業化。

由于芯和常年服務于國內外龍頭設計公司和晶圓制造廠，芯和與所有主流晶圓廠、封裝廠、全球四大EDA公司及全球兩大云平臺都建立了非常穩定的合作伙伴關系。芯和的EDA工具在半導體先進工藝節點和先進封裝上不斷得到驗證，無縫嵌入各大主流EDA設計平臺中，并在用戶易用性方面做了深層優化，全面降低工程師的使用門檻，提升設計質量和效率。

除了這些需要突破的方向外，從半導體行業的視角來看，代文亮認為HPC （High Performance Computing） 高性能計算將會是數字化轉型的一個關鍵。在前所未有的巨量數據獲取、計算、傳輸、存儲的過程中，從數據中心、云計算、網絡到5G通信和AI大數據分析，從邊緣計算到智能汽車自動駕駛，HPC無處不在。當摩爾定律接近物理極限，通過SoC單芯片的進步已經很難維系更高性能的HPC，整個系統層面的異構集成將成為半導體高速增長的最重要引擎之一。我們看到越來越多的系統公司開始垂直整合，自研芯片已經成為新的風潮，從系統最終應用的角度倒退來規劃異構集成中的所有芯片和封裝設計，進行協同設計和仿真分析。所有這些趨勢都對EDA構成了巨大的挑戰，傳統的圍繞單芯片SoC PPA提升為主導思想的設計流程、仿真分析方法都需要得到重構，以滿足系統整合設計的新需求。為了填補異構集成設計分析這個市場空白，國際領先的EDA廠商都在開發前所未有的EDA解決方案，也給了國內仿真EDA彎道超車的最佳時機。

縱觀國內從事EDA的企業，芯和半導體是國內唯一一家從系統設計的角度出發來布局EDA產品線的公司。專注在仿真EDA這一領域，芯和通過十年的研發形成了一整套從芯片、封裝到板級的完整仿真EDA解決方案，并在去年底推出了全球首個3DIC Chiplet先進封裝EDA平臺。

異構設計對EDA的挑戰

單一內核的芯片越來越難以滿足應用場景的計算需求，那么面對越來越流行的異構計算架構，代文亮總結了異構架構對EDA設計提出的兩個方面的挑戰。

一是設計平臺的挑戰。異構集成芯片區別于傳統的數字芯片和模擬芯片，作為一個新的領域，它并沒有成熟的設計分析解決方案。傳統點工具組合所形成的設計流程很難滿足產品設計周期（TTM）要求，更無法滿足3D堆疊而帶來的復雜信號完整性、電源完整性和熱仿真等多物理分析的需求。芯和半導體在去年年底推出了“3DIC先進封裝設計分析全流程”EDA平臺。這是業界首個用于3DIC多芯片系統設計分析的統一平臺，為用戶構建了一個完全集成、性能卓著且易于使用的環境，提供了從開發、設計、驗證、信號完整性仿真、電源完整性仿真到最終簽核的3DIC全流程解決方案，全面支持2.5D Interposer， 3DIC和Chiplet設計。

二是互聯互通接口標準的挑戰。由于缺少統一的接口標準，不同工藝、功能和材質的裸芯片之間沒有統一的通信接口，限制了不同芯片之間的互聯互通。因此，統一的接口標準對于先進封裝，尤其是Chiplet的發展和生態系統的構建至關重要。

由英特爾牽頭，聯合了臺積電、三星、日月光（ASE）、AMD、ARM、高通、谷歌、Meta（Facebook）、微軟等十家行業領先公司于今年3月成立UCIe聯盟，旨在打造一個全新的Chiplet互聯和開放標準UCIe。芯和半導體今年成為首家入選UCIe聯盟的國產EDA，通過積極參與UCIe全球通用芯片互聯標準的制定與推進，并結合中國市場的應用特點，芯和將有機會不斷優化其“3DIC先進封裝設計分析全流程”EDA平臺，幫助國內企業始終與國際上最先進的Chiplet技術和應用保持同步，為推動中國半導體產業先進工藝、先進封裝技術的發展及應用做出積極貢獻。

芯和的仿真EDA解決方案

作為國內EDA行業的領導者，芯和半導體通過十二年的研發形成了一整套從芯片-封裝到板級、覆蓋半導體全產業鏈的仿真EDA解決方案。以系統分析為驅動，芯和半導體的仿真EDA打通了后摩爾時代IC設計的所有仿真節點，全面支持先進工藝和先進封裝。

● 在先進工藝端，芯和半導體通過了各大晶圓廠的主流工藝的認證，提供了業界頂尖的片上芯片建模和仿真能力，保障芯片級的PPA。2021年，全球第二大晶圓廠三星宣布芯和半導體正式成為其SAFE-EDA生態系統合作伙伴，芯和半導體的片上無源電磁場（EM）仿真套件已成功通過三星晶圓廠的8納米低功耗（8LPP）工藝技術認證。

● 在先進封裝端，芯和半導體的仿真分析方案從傳統封裝延伸到2.5D/3D Chiplet異構集成封裝領域，提供了完善的系統仿真分析能力。2021年，芯和半導體發布了全球首個3DIC先進封裝設計分析EDA平臺，成為國內XPU、人工智能等HPC芯片公司的首選。

● 此外，跟隨著后摩爾時代以系統集成設計為發展的方向，芯和半導體在支持好先進工藝和先進封裝的同時，構建了“電子系統”建模仿真分析EDA平臺，包括射頻系統分析平臺和高速數字系統分析平臺等，從系統集成設計和分析的角度來幫助設計師提升各種電子產品的PPA，縮短產品上市周期。

這些自主創新的產品，快速縮小了與國際領先EDA的差距，為國內外新一代高速高頻智能電子產品的設計賦能和加速。