超導納米線三端子器件研究和應用進展

黃洋輝，趙清源,*，涂學湊，張蠟寶，賈小氫，康 琳，陳 健，吳培亨

(1.超導電子學研究所，南京大學，南京 210023；2. 南京大學 電子科學與工程學院，南京 210023)

0 引言

依托半導體制造技術的數字電路已經在生活各方面產生了重要影響，其發展歷程經歷了電子管、晶體管和大規模集成電路三個階段?；诔瑢Р牧系臄底蛛娐芳夹g，雖然面臨低溫環境的制約，但作為一類獨特且性能突出的數字電路技術，同樣經歷了三個階段[1]。第一階段始于1956年，Dudley Buck以兩根纏繞在一起的超導線構成冷子管(cryotron)[2]，此后基于該冷子管構建的觸發器、存儲器、模數轉換器等數字電路的基本單元被提出。第二階段以IBM為代表的研究機構發展了基于約瑟夫森效應的鎖存邏輯電路，利用更小的控制電流驅動約瑟夫森結。該邏輯電路最大的特點為電路每次進行邏輯操作后都需要斷電回到零電壓態，因此工作速度遲遲沒能超出1 GHz。第三階段是以快速單磁通量子電路(RSFQ)[3]為代表的數字邏輯電路，與鎖存邏輯相比，RSFQ電路由直流供電，具備更快的工作速度，因此得到了大力發展。目前超導數字電路以RSFQ為基本設計單元，但是RSFQ也存在不足的地方，例如，輸入阻抗低、驅動能力不足、無法同高速存儲器進行集成。這也是美國超導計算機研究計劃(C3)需要解決的問題之一[4]。

2014年，McCaughan和Berggren教授在cryotron的基礎上提出了一種新型的平面結構超導納米線三端子器件(Superconducting nanowire cryotron，簡稱nTron)[5]。相比傳統的約瑟夫森結，nTron具有以下的基本特性：(1)核心尺寸更小，僅為百納米左右；(2)單層器件結構，與其他功能器件更容易進行混合集成；(3)驅動能力強，失超后的電阻達數千歐姆，能夠驅動多個后級電路或半導體晶體管等。這些特性使得其在超導數字電路領域受到關注。此后，nTron又衍生出hTron[6]、yTron[7]等超導納米線低溫三端子器件。目前，國際上也有多個研究小組開展了相關研究，其中國外單位包括：MIT(USA)、NIST(USA)等，國內單位主要有：南京大學和天津大學等。隨著研究的深入，nTron及其相關器件和電路也從超導數字電路走向了更廣的領域。本文主要介紹了三種超導納米線三端子器件的結構和工作原理，并且綜述了最近幾年超導納米線三端子器件的研究和應用進展。

需要一提的是，cryotron最早被翻譯為“冷子管”，我們可查到的最早翻譯來源于1960年《電子計算機動態雜志》期刊[8]。根據目前的相關進展，Superconducting nanowire cryotron所衍生出的是一系列的三端子器件，通過門控端輸入控制信號改變局部區域的電流、溫度、磁場等，實現對通道端納米線超導特性的調控，是一種典型的由電信號控制的器件。這也是這類器件區分約瑟夫森結的重要特點之一，和Dudley Buck提出的cryotron器件在工作原理上也有不同之處?！袄渥庸堋边@個幾乎被人遺忘的名字，已經不能再反映現階段超導納米線這種器件的優勢。因此，本文中將此類器件統稱為“超導納米線三端子器件”。具體到某種器件時，我們以他們的英文縮寫：nTron、yTron和hTron來命名。這也符合McCaughan和Berggren在原作中的定義(A three-terminal electrothermal device)。至于cryotron的直譯，我們還是依據國家標準，譯為“冷子管”。

1 nanowire cryotron(nTron)

典型的nTron通常為三端子結構，屬于單層器件。圖1為MIT的研究人員所制備的nTron器件，由兩段單根納米線(門控端和通道端)構成，電路符號見圖1(a)。兩者的電氣連接處為一段寬度約為幾十納米的納米線結構，通道端通常為數百納米左右寬的單根納米線(圖1(b))。其工作原理為：將nTron的通道端偏置在低于臨界電流的條件下，當門控端沒有電流脈沖輸入時，通道端依舊處于超導態，當流經門控端的電流脈沖大于其臨界電流時，將在門端的納米線局部區域產生一塊處于正常態的熱點“Hotspot”區域(圖1(d))。隨著熱點的不斷擴大，將導致熱點附近的局部溫度升高，壓縮通道端納米線的臨界電流，使整個通道端變為正常態，輸出電阻可達數千歐姆，實現門控端輸入電流信號對通道端超導態轉化至正常態的控制。

圖1 (a)nTron的電路符號；(b)nTron的SEM圖；(c)nTron的輸出特性；(d)模擬nTron的三個工作過程[5]Fig. 1 (a) Simplified circuit schematic of the nTron; (b) Scanning electron micrograph of an nTron; (c) Circuit schematic and output characteristics for an nTron; (d) Numerical simulation of the nTron depicting the three states of operation [5]

熱點的大小取決于輸入門控端的電流和通道端的偏置電流大小，當熱點產生后偏置電流將輸出至負載端，實現一次開關過程。若門控端輸入電流小于門控端納米線的臨界電流，但是和通道端的電流疊加超過通道端的臨界電流，同樣能夠觸發并產生穩定的熱點區域，此時nTron將工作在電流疊加模式下。

因此，nTron的觸發模式主要分為兩種，一種為門控端電流觸發模式下的局部熱擴散導致的失超過程，一種為電流疊加模式下的失超過程。兩種觸發模式下的工作過程可借鑒納米線熱傳導模型[9-10]和電路模型[11-12]進行SPICE仿真；或者從nTron的結構出發，利用“T”型結構[13]，結合時間相關的金茨堡-朗道方程以及熱擴散方程進行數值擬合。nTron可工作在自恢復(self-reset)模式和鎖存(latched)模式下，若要將nTron工作在自恢復模式下，通常會在通道端串聯電感以減緩電流恢復時間，同時在偏置端外加直流偏置；若要將nTron工作在鎖存模式下，需要在通道端加脈寬偏置信號，此時器件能夠工作在較高的速度下。

nTron工作場景的不同，所關注的基礎特性也有所不同。為了能夠更詳細地對nTron的基礎特性進行表征[14-15]，南京大學趙清源課題組開展了相關的研究工作，從nTron的工作速度、時間抖動、工作區間、功耗等方面對該器件進行了詳細表征。在實際應用中，上述幾項指標往往相互制約，共同影響nTron工作性能。例如更大的門控端輸入信號會有更低的時間抖動，但需要更長的熱耗散時間，這限制了nTron追求更快的工作速度。圖2為該課題組制備的nTron器件結構圖片和器件的電路符號，通道端和電感串聯，輸出端則位于兩者之間，目的是提高nTron的工作速度同時減少失超后電流串擾現象，實驗中測量到的最大工作速度為615.4 MHz，單個nTron的最低功耗為19.7 nW左右。

圖2 (a)nTron的SEM圖；(b)nTron的局部放大；(c)nTron的電路符號[15]Fig. 2 (a) Scanning electron micrograph of an nTron; (b) An enlarged view of an nTron; (c) Simplified circuit schematic of the nTron [15]

2 heater cryotron (hTron)

hTron是研究人員在nTron的基礎上提出的另一種電熱型超導納米線三端子器件，hTron的端口命名和nTron的命名方式一致。兩者的區別在于，nTron利用門控端對通道端直接注入電流控制超導相變；而hTron則利用門控端的熱效應引起溫度升高來壓縮通道端納米線的超導臨界電流，門控端與通道端之間無直接的電氣連接。在結構上，hTron主要有平面型[6]和立體型[16]兩種。平面型結構(圖3(a))通常采用兩根相同的超導納米線構成，納米線之間為30 nm左右的間隔。立體型(圖3(b))為三層結構，上層通常為金屬材料，位于通道端中央的正上方；中間為一層約30 nm厚的二氧化硅絕緣層，下層則為一根超導納米線構成的通道端。圖3(c)為hTron的電路符號，左側符號為門控端，右側符號為通道端。

圖3 (a)平面型hTron的SEM圖[6]；(b)立體型hTron構建的SEM圖[16]；(c)hTron的電路符號[16]Fig. 3 (a) Scanning electron micrograph of an in-plane hTron [6]; (b) Scanning electron micrograph of a stereoscopic hTron [16]; (c) Simplified circuit schematic of the hTron [16]

hTron工作原理為：將通道端偏置在低于臨界電流的條件下，當門控端沒有輸入電流時，通道端表現為超導狀態；當門控端有電流流經時，假設門控端為金屬材料，在金屬附近區域產生熱量引起局部溫度的升高，當熱量傳遞到下方的通道端后，壓縮了通道端的臨界電流，使通道端從超導態變為正常態；當門控端的電流移除后，器件重新恢復到初始狀態。對于平面型hTron，流經門控端的電流只需大于其臨界電流。

平面型hTron為單層器件，和立體型hTron相比，制備工藝更加簡單，而立體型hTron熱觸發的速度更快。對于hTron器件，在設計過程中需要重點考慮門控端產生的熱效應對通道端臨界電流的壓縮，即門控端和通道端兩者之間的寬度存在制約關系。例如增加通道端納米線的寬度要求更大的輸入電流經過門控端，因為很小的電流經過門控端所產生的熱效應對大尺寸通道端的壓縮作用有限，對通道端的臨界電流影響非常小。而當流經門控端的電流不變時，增加門控端的納米線寬度也將減弱熱效應，門控端寬度的增加意味著電阻的減小，單位時間內所產生的熱量更小，熱效應更弱。在實際應用過程中，hTron應盡量工作在真空的低溫環境中，若工作在液氦環境下會削弱門控端的熱效應，從而影響器件的工作性能。

3 “Y”-shaped cryotron (yTron)

yTron是一種利用電流阻塞效應(Current crowding effect)[17]來探測電流的三端子器件，因其形狀類似于字母“Y”故而稱之為“yTron”。兩段納米線以形狀“Y”的方式連接在一起，連接處是寬度為數納米的圓形拐角，兩根納米線分別被稱為偏置臂和感應臂(圖4(a))，插圖為yTron的電路符號。當流經感應臂的電流逐漸增加時，偏置臂的臨界電流也在同步增加，即偏置臂失超所需要達到的電流更高。因此，通過感應臂輸入電流，即可調控偏置臂的超導臨界電流(圖4(b))。值得注意的是，yTron可以作為一種非破壞測量電流的器件，通過測量偏置臂的臨界電流值，就可以得到感應臂上的電流，并且這種測量過程中，超導相變僅發生在偏置臂，不破壞感應臂的超導特性，因此這種電流測量是一種非破壞測量。在數字電路中使用時，yTron可被看作是一個反相器，執行反向邏輯。通過選擇合適的偏置電流，當感應臂上無信號輸入時，偏置臂處于正常態，反之，感應臂處于正常態。

圖4 (a)yTron的SEM圖和電路符號；(b)感應臂在五種不同偏置電流下偏置臂的I-V特性，插圖為測試電路圖[7]Fig. 4 (a) Simplified circuit schematic and Scanning electron micrograph of a yTron ;(b) I-V characteristics of the bias arm for five values of Is; (insert) Circuit schematic for testing the yTron [7]

yTron的工作原理依賴于電流阻塞效應，電流阻塞效應是指在納米線的拐角處或者納米線寬度突然變化時，靠近拐角內部或者靠近突變處的電流密度更大。yTron兩臂的連接處部分存在尖銳的突變過程，因此當電流從某一臂流過時，靠近拐角的地方電流密度增大，其中的過程涉及渦流的邊界穿越和吉布斯自由能的變化[17]。當兩臂處于相同的偏置電流狀態時，拐角處的電流密度相同，幾乎不存在電流阻塞效應，在拐角處兩臂產生的電流阻塞效應相互抵消；而當感應臂的偏置電流減少時，偏置臂的電流密度相對更大，由于感應臂無法抵消偏置臂產生的電流阻塞效應，拐角處電流密度將增大；若完全移除感應臂的偏置電流，拐角處的電流密度將更高，將有更多的電流短暫流向感應臂最后流向源端。當偏置臂流經的電流不斷增加時，感應臂需要更大的電流用于消除電流阻塞效應，因此臨界電流也隨之增加。

4 應用

4.1 低溫數字電路

在首次提出nTron的文章中，nTron被作為基礎邏輯器件，搭建了“與”門、“或”門、“非”門等電路單元，演示了半加器的邏輯操作功能，展示了nTron作為邏輯器件在數字邏輯電路的潛在應用價值。隨著單光子探測技術的發展，超導納米線單光子探測器(SNSPD)已經成為目前單光子探測技術中綜合性能最優異的探測器[18-19]，在量子信息處理[20]等領域已經得到了廣泛的應用。大規模SNSPD陣列是目前發展的重要方向之一，而如何實現陣列的低溫讀出是目前亟須解決的關鍵挑戰之一。2018年，日本NICT的研究人員利用SFQ讀出電路[21]讀出了64像元的SNSPD陣列，通過對SNSPD輸出信號的邏輯統計實現了SNSPD的位置編碼，從而對SNSPD陣列進行空間位置識別。最大計數率為12.5 Mcps，并且保留了SNSPD本身的時間特性，但是此項工作中采用了大量的約瑟夫森結單元，因此整體功耗較高，編碼器整體功耗為250 μW。

2020年，南京大學趙清源課題組[22]在單個nTron的結構上設計了多門控nTron結構(圖5(a))，利用4個12門輸入的nTron單元，構建了經典的四位二進制數字編碼器。作者將4個多門控的nTron工作在“或”邏輯下，一個12門控的nTron只需要選擇8個通道用于執行“或”邏輯操作，4個nTron的輸出端對應了編碼后的四位輸出，即O1-O4(圖5(c))。實驗中對應位置響應的SNSPD輸出脈沖經過兩級nTron放大器后，同時輸入到對應編碼位置下的多門控nTron的門控端，從而實現位置編碼，例如位置為“15”的SNSPD輸出信號經過放大后同時觸發4個nTron，產生四路輸出，對應“1111”。位置為“3”的SNSPD輸出信號經過放大后同時觸發2個nTron，產生兩路輸出，對應編碼“0011”。實驗過程中測試了不同輸入端口的臨界電流，用于驗證器件的均勻性(圖5(d))。器件封裝(圖5(b))后進行測試，實驗中測到的最大工作速率為250 MHz，并且該編碼器實現了對15像元SNSPD陣列的位置編碼讀出。和一些其他的編碼器讀出方案對比，該編碼器在功耗上也具有明顯的優勢，編碼器整體功耗為361 nW。這為低溫陣列探測器的信號讀出和處理提供了一種新的解決方案，未來通過結構的設計和工藝的優化，有望實現更大陣列的位置編碼讀出。

圖5 (a)12門控nTron結構SEM圖；(b)封裝后安裝在PCB板上的編碼器照片；(c)15-4編碼器的電路結構圖；(d)編碼所有輸入端口的臨界電流[22]Fig. 5 (a) Scanning electron micrograph of a 12-gate nTron; (b) Photo of the encoder chip mounted on a printed circuit board; (c) Logic circuit diagram of the 15-4 binary encoder; (d) Critical currents for all input ports [22]

4.2 超導體-半導體接口

超導體-半導體接口是實現低溫下的信號傳導至常溫下信號的關鍵技術。一個典型的半導體晶體管的輸入阻抗為兆歐級別，而單個超導電子器件(例如RSFQ)的輸入阻抗僅為數歐姆，因此信號在超導體和半導體之間的傳輸存在嚴重的阻抗失配問題，即低溫下的電信號難以驅動晶體管等半導體電路。利用Stacks電路或SQUID放大器能夠緩解失配問題，但功耗和器件面積成為限制其應用的因素。nTron失超后，能夠產生數十千歐電阻，驅動能力強，因此能夠成為接口電路的選擇之一。

2017年，Zhao等人[23]首次利用nTron作為接口電路單元，實現了RSFQ和CMOS之間的互連(圖6)。其技術方案為：將nTron的門控端寬度設置為20 nm寬，使得單個磁通量子也能夠觸發nTron；同時將nTron工作在鎖存狀態下，通道端失超后產生約4.7 mV的電壓，用于驅動HEMT管，從而實現RSFQ和nTron以及CMOS三者之間的信號傳輸。此后，日本的Tanaka等人[24-25]同樣利用nTron的驅動特性，實現了RSFQ邏輯電路、nTron驅動電路、CMOS存儲器陣列三者為一體的大規模存儲陣列。在此項研究中，nTron作為驅動接口，接受輸入信號用于驅動CMOS存儲陣列。由于采用nTron替代工作在電壓態下的放大器和解碼器，功耗大幅降低。2019年，美國NIST的McCaughan等人[26]在nTron和hTron的基礎上，設計出一種高阻熱開關器件，該器件為“三明治”結構，即熱電阻-絕緣層-納米線結構。該器件的熱開關時間低于300 ps，恢復時間為15 ns左右并且輸出阻抗大于1 MΩ。該研究團隊用該器件將50 mV的輸入信號變為1.12 V的電壓輸出，最終驅動了LED燈。

圖6 RSFQ-nTron-CMOS混合電路的實驗系統框圖[23]Fig. 6 Simplified circuit schematic of the hybrid RSFQ-nTron-COMS circuit [23]

4.3 邏輯存儲陣列

邏輯存儲操作是實現超導計算機的重要一環。和半導體邏輯存儲不同，超導體通常用環流表示存儲邏輯，用超導環中環流的方向表示比特位“1”和“0”，例如用順時針電流方向表示比特位“1”；而用逆時針電流方向表示“0”。近年來，利用RSFQ的存儲陣列存在大尺寸單元的問題；RSFQ和CMOS的混合結構能夠實現高速和低時間抖動的邏輯操作，但是存在著功耗和接口電路的問題；而利用磁性材料構建存儲單元則需要對材料進行更加精確的調節。nTron和yTron以及hTron等器件具有百納米的器件尺寸，能夠很好地解決大尺寸和大面積問題。已經有研究[27]證明，利用超導納米線構建的nanoSQUID能夠利用動態電感而非幾何電感調控超導環中的臨界電流，可大大縮小器件尺寸，并且該器件不易受到磁場干擾。盡管超導環中產生的環流能夠穩定存在，但是如何讀取超導環中的電流而不破壞其中的狀態是需要考慮的問題，而yTron作為一種非破壞性測量的器件，能夠緩解這個問題。

2018年，Zhao等人[6]利用hTron和yTron構成超導環回路，構建了超導存儲單元(圖7(a))。該電路的核心在于利用hTron的熱觸發模式從而一次性捕獲超導環能容納的最大磁通數，形成超導環流，當寫入正脈沖時產生順時針環流，代表比特位“1”，寫入負脈沖則產生逆時針環流，代表比特位“0”。yTron則負責超導環流的讀出，同時不破壞環內的超導特性，因此該電路具有非易失性。單個器件尺寸面積為3 μm×7 μm(圖7(b))，在實驗中演示了存儲和操作比特位“0”和“1”的過程(圖7(c))。誤碼率為10-7的情況下，工作區間為4.6 μA，初步計算整體功耗為10-18J左右。

圖7 利用nTron和yTron構建的存儲單元電路：(a)電路結構；(b)存儲單元電路的SEM圖；(c)實驗中讀取和寫入“1”和“0”過程的波形圖[6]Fig. 7 Memory cell circuit composed of hTron and yTorn. (a) Simplified circuit schematic of memory cell; (b) Scanning electron micrograph of memory cell; (c) Experimental pulses for writing and reading bits ‘1’ and ‘0’[6]

2019年，NIST的McCaughan等人[28]利用Dayem橋并聯電阻替代hTron結構，利用鈮作為連接線，鎢硅作為器件材料，構建了存儲電路單元，該電路能夠提高工作速度同時降低功耗。作者在10 MHz～1 GHz的速度下表征了該電路的性能。在50 MHz的工作速率下，最低誤碼率為10-6。美國MIT的Toomey等人[29]則利用NbN材料，在Zhao的工作基礎上，利用Dayem橋并聯電阻替代hTron結構，實現了對超導環流的定量調控，能夠用于多比特的信息存儲。與此同時，雷神公司的研究者[30-31]基于自旋霍爾效應的磁性存儲器件分別和nTron以及hTron相結合，實現了新型的存儲單元和陣列。而在更大規模存儲單元的研究上，利用hTron構成的超導環回路目前實現了2×4的存儲陣列[32]，誤碼率實際測量為10-3左右。若要實現更大規模的存儲陣列，采用這種結構則需要考慮器件面積和電流串擾以及布線等問題。

4.4 讀出SNSPD

SNSPD的基本結構為蜿蜒線并且通過熱點模型來探測光子事件，然而蜿蜒線的高動電感導致SNSPD恢復時間緩慢(熱點增長和耗散)，并且參數選擇不當也容易導致鎖存，增加功耗。如果光子探測事件能夠從脈沖事件輸出轉換為其他方式，有可能在一定程度上避免這些行為。

Onen等人[33]利用不同于蜿蜒線的探測器結構，將單光子觸發事件轉化為磁通量的變化，利用yTron讀出磁通的變化量。納米線結構能夠探測光子事件，納米線和電阻并聯(圖8(a)灰色部分)后能夠實現磁通的定量調控，yTron的感應臂和納米線則構成超導環用于存儲超導環流，超導環中的磁通所形成的環流經過感應臂能夠調控yTron讀出端的臨界電流。多個光子事件將在超導環內形成順時針環流的累加，實現類似于電荷耦合器件(CCD)的計數功能。然而該研究工作的缺點也很明顯，環流的增加，使得納米線的有效電流偏置減少，導致納米線探測效率的下降(圖8(b)紅色曲線)。天津大學胡小龍課題組[34]則將單段納米線結構替換為并聯的超導納米線結構(SNAP)，實現了符合光子計數的功能。

圖8 (a)器件的電路符號圖電阻；(b)探測效率和環流隨著時間的變化圖[33]Fig. 8 (a) Schematic representation of the device; (b) Conceptual graph of circulating current and the resultant detection efficiency versus time [33]

4.5 神經網絡

人腦感知周圍環境和進行自身內部調節的方式是以神經脈沖的形式進行信息傳遞的，脈沖神經網絡(SNN)為代表的第三代人工神經網絡，在行為模式上更接近人類大腦中利用脈沖序列信息傳遞的方式。一個神經元主要由前后神經元和用于連接神經元的突觸結構組成。而脈沖神經網絡的核心在于構建脈沖尖峰電路單元，它要包含單個神經元的一些基本功能，如突觸可塑性和閾值響應以及不應期等。若要實現更大規模的神經網絡結構，單個電路還需具備以下特性：第一，能夠不斷產生脈沖序列，并且速度快；第二，電路單元具有可擴展性和高扇出能力，能夠同時連接多個相同的電路結構或者更大的網絡結構；第三，無論是在靜態還是在動態下均能夠保持低功耗。半導體神經網絡的解決方案面臨著功耗的問題，而約瑟夫森結的神經網絡結構雖然速度快、功耗低，但是存在扇出能力弱的問題，超導納米線在器件尺寸和扇出能力以及功耗上具備優勢。

美國MIT的研究人員[35]采用超導納米線并聯電阻的形式，產生弛豫振蕩效應，結合神經元在生物習性下的信息傳遞模式，在軟件和硬件層面(圖9)構建了單個神經元的脈沖電路單元[36-37]，使其具備了神經元的一些基本功能。該團隊以這個電路單元為基礎，在仿真過程中完成了圖片識別、競爭決策等任務。也有研究者利用超導環單元構建類似于憶阻器的陣列的結構，結合深度學習的實驗方法來模擬人工神經網絡[38]。而NIST的研究者[39-40]則采用光子作為信息傳遞的媒介的技術方案，以SPD作為光子的接受者，hTron作為輸出級輸出脈沖信號，nTron則兼具扇出能力，可用于連接不同神經單元，實現神經網絡。

圖9 神經網絡電路結構圖，兩個震蕩單元構成超導環用于模擬鈉鉀泵的離子輸運。插圖為震蕩單元的輸出脈沖[36]Fig. 9 Simplified circuit schematic of the neuron, consisting of two superconducting nanowire relaxation oscillators linked together in a superconducting loop used to simulate ion transportation of sodium-potassium pump. Inset shows experimentally measured oscillations from an isolated relaxation oscillator [36]

5 總結

超導納米線三端子器件從提出至今，已經在多個領域發揮作用。雖然取得了一些突破性的成果，但器件潛在的性能優勢還遠沒有達到極限，尤其是制約它們工作速度和功耗的相關物理機制亟待探索和繼續突破。進一步地，超導納米線三端子器件的發展趨勢也將走向大規模集成化的道路，但針對這一領域的研究還停留在初始階段，需要在工藝平臺建設、EDA軟件、測試標準等多方面共同努力。隨著未來研究的進一步深入，必然會有力的推動超導納米線三端子器件和多學科交叉融合發展，發揮超導電子器件的應用價值。此外，最新研究發表了基于電場調控的超導三端子器件[41-45]，但由于其微觀工作機理目前尚處于探索階段，門控電壓較高，本文暫不進行討論。我們相信，隨著對超導納米線的深入研究，還會有更多新型的超導納米線三端子器件被開發和應用。