基于FPGA的便攜式四極桿質譜控制系統設計

葛衛敏，許春華，林利泉，陳家新，吳曼曼，喬 佳

(廣州禾信儀器股份有限公司，廣東 廣州 510535)

四極桿質譜儀廣泛用于生物成分分析、環境污染分析和食品安全等領域。便攜式四極桿質譜儀因具有體積小、功耗低、移動性強等特點，可以較好地應對現場快速、精準檢測，深受人們的關注和青睞[1-2]。

傳統四極桿質譜儀的下位機控制系統通常使用芯片組合架構，如Polaris Q的設計是使用微控制單元芯片(MCU)+現場可編程的門陣列(FPGA)架構實現控制和傳輸，上位機+數字信號處理專用芯片(DSP)芯片實現數字信號算法處理，網絡協議芯片(如W5500)實現數據高速傳輸，控制器+雙倍速率同步動態隨機存儲器(DDR)實現數據的緩沖和存儲[2-3]。這種架構設計會占用過多的硬件板卡空間，增加功耗負擔，不能滿足對空間體積及功耗有嚴格要求的便攜式四極桿質譜儀。在儀器功能和性能不變的前提下，降低功耗和減小板卡面積對于便攜式質譜儀的發展具有重要意義。

本文針對便攜式四極桿質譜儀體積小和功耗低的要求，使用單一芯片架構替代現有的芯片組合架構，將原本分散的掃描、控制、采集、存儲、數據處理和高速傳輸功能集成于同一FPGA芯片內，希望能夠有效降低系統功耗和板卡面積。

1 控制系統設計

便攜式四極桿控制系統采用上位機+FPGA的結構，示于圖1。上位機與下位機采用千兆以太網通信，負責指令的下發和質譜圖的顯示。上位機選用研華PCM-9376工控機，其采用AMD G系列CPU，DDR3-SODIMM的4 GB緩存，接口豐富，并搭載了Windows嵌入式系統，可以滿足低功耗小型儀器的人機交互。下位機FPGA選用Xilinx的Spartan-6低功耗芯片開發平臺，相比于同級競品Altera公司EP系列的Cyclone Ⅲ EP3C25Q240C8，該芯片采用六輸入查找表技術，資源利用率更高，并且采用45 nm低功耗敷銅技術，在功耗、性能、成本之間可以更好地平衡。下位機集成開發的模塊包括通信模塊、掃描模塊、數據采集模塊、信號處理模塊、存儲模塊及其他控制模塊和信息監控功能，資源使用率相對較高。

圖1 便攜式四極桿控制系統架構Fig.1 Portable quadrupole control system architecture

整個控制系統通過上位機控制下位機實現。首先，上位機發送掃描采集指令到FPGA，FPGA內部的掃描狀態機按照離子掃描順序配置數模轉換器(DAC)電壓值，配置的電壓值經射頻放大電路后對四極桿進行動態掃描，從而篩選帶電目標離子通過四極桿[4]。然后，將篩選的離子打在電子倍增器上將微弱信號放大形成微弱電流，被模數轉換器(ADC)芯片采集，在芯片內部將模擬信號轉換成16 bit位寬的數字信號，傳送至FPGA內部進行處理和幀協議整合。最后，將處理后的數據存儲并上傳至電腦端上位機，生成譜圖[5]。

1.1 通信模塊

以太網通信速率有10、100和1 000 Mb 3種模式。支持片上系統(如Linux、Windows)的主控CPU，在系統端集成了完整的以太網協議，數據傳輸可達1 000 Mb；其余不支持片上系統的主控芯片通常選擇搭載協議芯片完成網絡傳輸。常用的協議芯片(如以太網控制芯片W5500、以太網協議棧芯片CH395)僅支持10、100 Mb速率模式。此外，協議芯片與主控芯片的數據交互采用串行外設接口(SPI)，最高傳輸時鐘僅10 MHz，由于傳輸過程中的固有字段消耗以及內部多級緩存邏輯的交互延時，實測吞吐量只有3～5 Mb。

由于引腳資源的稀缺，系統采用通道復用的設計，在FPGA與上位機之間使用單一網口傳輸外圍模塊的控制指令及回傳信息、各類突發告警信息、內外部模塊的運行狀態信息，以及掃描功能的指令和采集的數據，各類數據由內部協議按需分配通道資源。此外，其他板卡的MCU會將FPGA芯片作為信息橋，與上位機進行上下行的數據傳輸，此時FPGA內部承擔了協議轉譯和MCU數據傳輸，該功能同樣會占用大量的通道資源。經計算吞吐量，搭載協議芯片的方案已不能滿足系統的數據傳輸。與此同時，考慮到后期數據量的擴展和多平臺技術的兼容性，使用FPGA芯片引腳資源完成了千兆傳輸接口，使用FPGA內部邏輯資源完成了協議棧的設計，設計的千兆速率模式可以兼容百兆和十兆速率模式。首先，采用FPGA的數字I/O接口開發標準的吉比特介質獨立接口(RGMII)，示于圖2。然后，輸入端時鐘使用物理層PHY(端口物理層)芯片(RTL8211EG)的125 MHz輸出時鐘，輸出端時鐘利用內部鎖相環將輸入時鐘鎖存再輸出，頻率同樣為125 MHz。最后，上行數據和下行數據各占用4根數字I/O，在內部分別使用了輸入端雙沿采樣(Iddr)資源和輸出端雙沿采樣(Oddr)資源完成時鐘上升沿和下降沿的雙邊采樣，這樣該設計在硬件上能夠滿足1 000 Mb全雙工的傳輸速率。

圖2 通信硬件結構圖Fig.2 Diagram of communication hardware

在實時傳輸的應用場景下，點對點的用戶數據報協議(UDP)比傳輸控制協議(TCP)更適用。本控制系統中設計的標準以太網UDP協議在內部固定了媒體存取控制位址(MAC)和靜態網際互連協議(IP)，按照協議最大傳輸單元(MTU)分包傳輸，實現了千兆以太網傳輸，可以滿足便攜式四極桿質譜儀高速、穩定的傳輸要求。

UDP協議屬于公有協議，負責上位機和下位機的通信，為確保儀器內部傳輸的保密性，設計了以寄存器為主導的私有傳輸協議嵌套在UDP協議內部。私有協議中設計了16 bit位寬寄存器地址和16 bit位寬數據，采用少量顯示查找表(LUT)資源為系統提供了65 536個雙字節的大容量控制單元。

相較于FPGA+協議芯片的組合設計，本控制系統不僅實現了1 000 Mb以太網傳輸，而且硬件板卡的面積減小約2 cm×3 cm，功率降低了0.6 W(參照協議芯片W5500)。

1.2 掃描模塊

射頻電壓驅動四極桿產生的電場可以篩選相應質荷比的目標離子通過篩選器。改變射頻電壓可實現不同質量的離子通過四極桿[6]。掃描控制流程示于圖3。本文設計的掃描功能是根據目標離子和掃描范圍設定的，上位機將首個目標離子對應的電壓值V0、目標離子個數N、步進電壓ΔV以及掃描速率和循環周期等參數按照寄存器數據流的形式下發給FPGA。此時，FPGA內部的掃描模塊根據這些參數構建出整套階梯掃描模型。掃描模型包括DAC的配置數值、電壓駐留時間和臺階數。根據公式Vn=V0+n×ΔV可計算出每個臺階的電壓值，按照時段順序配置給DAC芯片，通過射頻放大電路后，以射頻高壓驅動四極桿產生電場[7-8]。電壓駐留時間以μs為單位，其誤差會直接影響離子篩選的結果，本設計的FPGA內部以100 MHz的時鐘控制狀態機的運行，精度可達ns，能夠精準控制四極桿掃描時序和采集功能的聯動。設計的掃描模塊最快可在150 ms內完成m/z50～300全掃描。

圖3 掃描控制流程圖Fig.3 Flow chart of scanning control

上位機可通過參數組合的形式選擇不同的掃描模式，下位機FPGA根據上位機的參數組合，采用參數分組和內部狀態機復用的方式實現全掃描和選擇性離子掃描兩種模式，以達到資源高效復用的目的。

1.3 數據采集模塊

數據采集模塊的設計使用AD7723(Analog Devices公司產品)作為模擬-數字轉換器。數據采集模塊采用與掃描功能實時聯動機制，在每階射頻電壓穩定后觸發開始采集信號，有效地避開了振蕩期畸變信號的影響，確保數據采集的準確性[9]。

1.4 信號處理模塊

ADC模塊采集的原始信號存在信號基線與基準零壓不匹配的問題，同時存在信噪比差、波峰分裂和毛刺突兀等問題。采用CPU或DSP專用芯片，通過一系列的數字信號處理可解決此類問題[10]。本文設計的控制系統利用FPGA的高實時性以及模塊之間并行處理的優勢，將信號處理算法集成于FPGA芯片內部，在節省算法芯片成本的同時，降低主控CPU的運算負荷。該設計使硬件板卡減少了約3 cm×3 cm的面積，功率降低了約1.5 W(參照TMS320系列)。

本設計的FPGA系統集成算法包括基線校準算法、數字低通濾波器算法、局部平滑算法和閾值去噪算法。其中，基線校準算法解決了基線偏差問題；數字低通濾波器算法將譜圖的信噪比提升了40 dB；局部平滑算法有效去除了噪聲中突發的高強毛刺噪聲；閾值去噪算法有效消除噪聲中的毛刺，降低了噪聲[11]。

1.4.1基線校準算法 由于ADC芯片自身特性以及硬件電路設計的不足，導致采集基線與零壓基線存在偏差。此外，外部干擾(如電源、射頻線、高速通信線路等)也會對采集端產生不確定的噪聲干擾，多方面因素導致數據采集基準線與零壓偏差增大，且這種偏差的大小在儀器每次啟動時無法提前預測，會直接影響儀器的穩定性和準確性。

本設計的基線校準算法根據以往的測試預設1個基準值，上電啟動后，將采集的譜圖數據加和并平均，然后對比計算值與預設基準值，其差值補償到下一張譜圖采集的數據中，通過不斷調整和優化基準值以達到無限接近零壓的目的。

1.4.2數字低通濾波器算法 數字濾波器分為有限長單位沖激響應(FIR)和無限長單位沖激響應(IIR)。相比于IIR，FIR形式具有嚴格的線性相位，信號內不同頻率成分之間仍保持原始相位差，只改變信號波形幅值，質譜信號失真較小[12]。不同于其他FPGA+外部模塊的設計，本設計的FIR濾波器采用FPGA內部DSP資源以及內部只讀存儲器(ROM)存儲資源完成開發。

FIR的系統差分方程為y(n)=∑h(m)×x(n-m)。式中，y(n)是當前濾波器的輸出信號；n是濾波器階數；m是濾波器的當前階；h(m)是濾波器中的系數；x(n-m)是輸入數據。由該方程可知，濾波器的輸出信號是由連續的采集信號與濾波系數做線性時不變卷積運算所得，其信號質量完全取決于濾波系數的設計。濾波器結構示于圖4，根據內部資源與運算速率匹配的要求，本設計的濾波器階數為100

圖4 濾波器結構圖Fig.4 Diagram of filter

階，需要matlab模擬出100個濾波系數。在matlab仿真平臺上將大量數據做傅里葉變換，得到有效信號的截止頻率為80 kHz，根據截止頻率設計通帶、過渡帶和衰減率，最終生成100階的濾波器系數，再將這些系數轉換為二進制，最后固化在濾波器模型的ROM中。根據低通濾波器的對稱性和時鐘速率，使用FPGA內部4個DSP資源和ROM資源建立濾波器模型，經過實際測試，在有效信號不變的情況下噪聲衰減40 dB。

1.4.3局部平滑算法和閾值去噪算法 實驗時可以根據噪聲不連續的特性區分大部分有效信號和噪聲。局部平滑算法是對連續16個噪聲信號做均值，用來減弱噪聲信號的強度差和突兀信號。閾值去噪算法是對比設置的閾值與噪聲，強度高于閾值的毛刺會被篩選出來做線性衰減[13]。這2種算法都是在數據采集后實時處理，有效地減弱了噪聲信號，去除噪聲中突兀毛刺，提升了譜圖信號的辨別度[14]。

1.5 存儲模塊

由于便攜式四極桿質譜儀對離子檢測的實時性和準確度有較高要求，所以在儀器設計時采集大量數據做分析，且對數據傳輸有較高要求，通常在緩存端外置DDR存儲芯片做一級緩存[15]。在本系統的數據采集過程中，同一階梯的駐留時間內，ADC采集的是同一個離子的強度信號(16 bit)，將本次采集的信號做累加(通常10～30個數據)，之后再歸一化，這種處理稱為采集數據的橫向累加。對于同組參數的多張譜圖(10～20張)，信號以點對點的方式累加，之后同樣做歸一化，稱為采集數據的縱向累加。大量數據經過橫向累加和縱向累加處理后，達到單點數據對應單點離子的效果，有效地將數據總量壓縮80～100倍，壓縮后的最大數據量可以從50 MB降至500 kB。處理后的數據可以使用FPGA內部RAM資源進行緩存，替代外設DDR方案。該設計不僅降低了物料成本，同時節省硬件板卡約2 cm×2 cm面積，功率降低約0.7 W(參照DDR芯片MT41J64M16LA_187E)。

1.6 其他控制模塊和信息監控功能

除上述的模塊功能外，在整個控制系統中還有其他多個DAC、ADC及外部功能模塊的控制集成，主要實現數字頻率合成(DDS)控制、預桿電壓控制、軸向電壓控制等功能，以及每個狀態和告警的實時監控和上報功能。

2 實驗測試

2.1 系統性能測試實驗

上位機下發全掃描模式(測試范圍m/z0～500)，由高質量數向低質量數掃描，FPGA內部時序按階梯模型將電壓值輸出給DAC。輸出端DAC采用16 bit位寬的AD669，外部參考電壓為10 V，配置轉換速率130 ns，完全滿足精度μs的電壓配置輸出。使用示波器檢測循環掃描的電壓幅值和周期時間，可以清晰地看到周期掃描的Vp-p為-0.42～9.58 V，與參考電壓10 V完全一致，示于圖5a。在示波器中可以看到500個離子質量數的掃描周期為-299.64 ms，與理論值300 ms相比誤差為0.12%，在儀器允許誤差范圍內。階梯電壓測試圖示于圖5b，可以清晰地看到階梯電壓的時序分布，階梯之間的電壓差均衡，未有明顯抖動，駐留時間一致，能夠滿足四極桿驅動電壓的條件。多次測試結果表明，掃描電壓無干擾信號或抖動，具有較好的重復性和穩定性。

2.2 25種組分揮發性有機物的混標測試

將本文設計的上位機+FPGA控制系統應用于自制的便攜式四極桿質譜儀中，通過檢測25種組分揮發性有機物(VOCs)標準樣品，測試其可行性和穩定性。自制的便攜式四極桿與磐諾A91plus氣相色譜儀聯用：1) 色譜條件：進樣量1 μL，40 ℃保持1 min，以30 ℃/min升溫至190 ℃，保持2 min，進樣口溫度200 ℃，接口溫度230 ℃；2) 質譜條件：EI電離源，能量70 eV，質量掃描范圍m/z50～300，掃描速率2 500 u/s。25種組分VOCs檢測結果示于圖6，經與NIST標準譜庫匹配，可檢出全部25種物質，無目標離子漏采缺失，定性結果列于表1。結果表明，本文設計的控制系統可以較好地應用于便攜式四極桿質譜系統，能夠滿足系統控制、底層數據處理及傳輸等功能，且運行穩定。

其中，苯、四氯化碳、1,4-二氯苯3個典型物質的質譜圖示于圖7。

注：a.掃描信號循環周期圖；b.階梯電壓圖圖5 掃描階梯電壓測試圖Fig.5 Test diagram of scan step voltages

圖6 25種組分VOCs混標TIC圖Fig.6 Mixed standard TIC chromatogram of 25 component VOCs

3 結論

本文設計了一種可應用于便攜式四極桿質譜儀的下位機控制系統。該系統主要利用FPGA內部資源，將掃描、控制、采集、存儲、數據處理和高速傳輸等功能集成于單一FPGA芯片內，替代了主控板上原有的W5500MCUDSPDDR等功能芯片。經過系統性能測試實驗和VOCs混標測試發現，該控制系統能夠滿足便攜式四極桿質譜儀的各項指標和需求。通過驗證和測量，并與傳統的四極桿質譜儀下位機控制系統相比，在保證儀器功能和性能不變的前提下，本系統的主控板功耗降低了37%，板卡面積減少了10%，并且在高速傳輸和底層運算功能方面得到了一定提升。本研究對于小型化儀器，特別是便于移動和有現場測試需求的儀器而言，具有較高的借鑒價值。同時，其功能模塊可在多個技術平臺進行移植和使用，應對不同的應用場景，無需改變硬件，只需簡單修改內部代碼即可，具有較高的靈活性和兼容性。

表1 25種組分VOCs混標定性結果Table 1 Qualitative results of 25 component VOCs mixed standard

圖7 苯(a)、四氯化碳(b)、1,4-二氯苯(c)的質譜圖Fig.7 Mass spectra of benzene (a),carbon tetrachloride (b) and 1,4-dichlorobenzene (c)