寄生電容
- 基于氮化鎵的高頻LLC變換器研究
2.1 高頻寄生電容的產生及影響在高頻工作條件時，感性元件往往不是完全理想的元件。電感模型包括電感、寄生電阻和寄生電容，如圖6a所示；變壓器模型包括勵磁電感、原副邊漏感、高頻等效寄生電阻、一次側寄生電容、二次側寄生電容、一次二次側寄生共模耦合電容，如圖6b所示。和電感模型相比，變壓器中的寄生電容會對系統產生嚴重影響。圖6 高頻電感及變壓器模型圖Fig.6 Model diagram of high frequency inductor and transf
電氣傳動 2023年2期2023-03-02
- 大氣壓環境下的鏡像電荷檢測器仿真研究*
高、ICD的寄生電容更小，在保證無損特性的同時，達到了提高檢測器靈敏度與信噪比的目的。1 理論與方法1.1 理論基礎根據Shockley-Roma定理[1,2]，假定空間中共存在M個電極、N個帶電粒子，其中,第i個粒子的帶電量為qi,位置為si,速度為vi，那么此時第m個電極上的感應電流Im的大小為(1)式中Em(si)為位于位置si處的帶電粒子與第m個電極幾何耦合時的加權場，將第m個電極的電壓設為1 V,其他所有電極的電壓設為0 V，通過拉普拉斯方程可以
傳感器與微系統 2022年11期2022-11-11
- 基于機器學習的快速時序校準方法*
分析計算中，寄生電容、電阻直接影響門單元延時、線延時和翻轉時間。P&R工具和signoff工具的寄生參數相關性是影響這2種工具時序差異的主要因素之一。在P&R工具中可以設置提取縮放因子，對寄生電容、寄生電阻進行校準，校準原理為式中：——提取縮放因子；本文根據寄生參數校準原理，結合機器學習方法，提出一種高效的時序校準方法，時序校準流程如圖1所示。圖1 基于機器學習的快速時序校準流程圖初始布線完成后，設計中存在具體的布線信息，同時還有很多時序違例未修復，需要大
自動化與信息工程 2022年4期2022-09-07
- 超薄FPC版圖設計方法研究
C會出現較大寄生電容，產生的結果是直接導致信號質量變差，甚至無法正確傳輸信號。信號邊沿速率被嚴重削弱，導致時序等信號完整性問題，而以往傳統的FPC由于層間距較大（大約2mil），這個問題不會很嚴重。此外，目前FPC的版圖設計方法中，大量的實測與仿真都已經證明無參考面單層超薄FPC或常規網格銅參考面超薄FPC都存在EMC性能較差，抗干擾能力差。綜上，目前超薄FPC版圖設計中的存在以下2個問題：（1）實銅參考面超薄FPC走線會產生較大的寄生電容，影響走線信號質
現代信息科技 2022年11期2022-08-26
- 保護環對雙向可控硅靜電防護器件電容特性的影響
硅;保護環;寄生電容;傳輸線脈沖測試系統靜電釋放（electro-staticdischarge，ESD）是集成電路（IC）的主要可靠性問題之一[1]，因此IC片上需放置靜電防護器件，其端口的常規靜電防護網絡如圖1所示。靜電防護器件的設計首先應滿足ESD窗口要求，此外，ESD防護器件的寄生電容（CESD）應盡可能小，避免器件寄生電容過大影響被保護電路的工作速度[2]。特別地，傳送高頻信號的IC端口對ESD器件電容更加敏感[3]。常規靜電防護器件有二極管、三
電子產品世界 2022年6期2022-06-27
- 一種單級低開關應力無電解電容LED電源
漏感和開關管寄生電容之間發生諧振、出現電壓尖峰，從而降低開關管開關應力。利用反向的漏感電流對開關管寄生電容進行反向充電，使其端電壓下降為零，當開關管被觸發時實現零電壓開通。在對寄生電容反向充電的同時，反饋漏感能量、提高電源效率。文章詳細分析了該變換器的工作模態，給出參數設計方法，最終搭建實驗平臺對所提方案的可行性進行驗證。1 電源工作原理1.1 主電路拓撲單級低開關應力無電解電容LED電源主電路如圖1所示。電源主要包括整流電路、單級部分、輔助回路。整流電路
電氣傳動 2022年9期2022-05-05
- LLC諧振變換器的變壓器繞組優化設計
對平面變壓器寄生電容較為敏感的問題，采用磁集成技術對變壓器的二次繞組進行優化設計，使得變壓器寄生電容和繞組渦流損耗的綜合效果最優。該文對平面變壓器層間寄生電容的影響因素進行了具體分析，在極坐標系下建立變壓器寄生電容的數學模型，并歸納出各影響因素在不同電流情況下的作用效果。該文提出了兩種繞組形狀的優化設計方案，從減小繞組正對面積的角度改善變壓器的寄生電容。利用有限元仿真軟件Maxwell，搭建變壓器的3D仿真模型，根據仿真結果對比了采用不同優化方案時寄生電容
電工技術學報 2022年5期2022-03-11
- 三相交錯LLC諧振變換器空載問題的研究
，將其統稱為寄生電容，其表達公式為：圖2 FHA下的電路等效模型在整流網絡中器件都為純阻性，因此電壓與電流不存在相位差，則整流網絡輸出端的電流（IO）與輸入側電流的有效值（Ir）之間的關系為：中心抽頭式變壓器原邊副邊匝數比為n:1:1，將輸出側阻抗換算到原邊，對輸出側阻抗進行歸一化處理，得：得輕載工況下傳遞函數：則輕載工況下增益為：由圖3可見，隨著負載工況的減輕，寄生電容的影響會變得愈來愈明顯，在諧振網絡中會多出一個高頻率的諧振點，而考慮到寄生電容因素影響
電子測試 2022年2期2022-02-24
- 推挽型隔離DC-DC變換器軟開關條件分析
換器開關管的寄生電容進行諧振，滿足開關管的軟開關條件。首先分析變換器的增益特性和工作模態；其次基于變換器的等效電路模型，詳細分析推挽型隔離DC-DC變換器的軟開關瞬態過程，推導出變換器全部開關管軟開關條件的參量表達式；最后通過仿真和實驗結果驗證了軟開關條件的正確性。DC-DC變換器 軟開關 推挽型 隔離0 引言由于具有較高的安全性、較好的保護性和較小的體積，隔離型DC-DC變換器在電動汽車、新能源發電等方面得到廣泛應用[1-4]，且智能電網和能源互聯網中電
電工技術學報 2021年23期2021-12-22
- 過孔殘根對信號完整性的影響
ub）產生的寄生電容不僅會影響阻抗的大小與時延，反射也會干擾信號的傳輸導致損耗的增加，為得到更好的信號傳輸質量，一個常用的方法就是對帶狀線（Strip line）的信號傳輸孔進行背鉆，將殘根進行鉆除或減少，從而減少寄生電容和電感對信號傳輸的影響。本文主要就是從背鉆對內層帶狀線過孔或不背鉆與不同殘根值時對信號傳輸時阻抗以及插損兩個方面的影響進行研究。1 試驗板試驗采用12層電性測試板設計損耗及阻抗模塊，選用低介質損耗等級材料Synamic6GX，設計2層背鉆
印制電路信息 2021年10期2021-12-08
- 考慮寄生電容的長距離強電電流環通訊電路的研究
電源線間會有寄生電容產生，當連接線較短時，寄生電容較小，電容充放電對通訊線電平的影響較小，當連接逐漸加長后，寄生電容也隨之增大，電容充放電對通信線電平的影響也將加大，當連接線加到一定長度后，寄生電容充放電引起的電平波動會干擾通訊線上有效電平的傳遞，從而導致通訊失敗。所以傳統電流環通訊的有效通訊距離往往都比較短，一般只有30～50 m，這也電流環通訊電路很少在需要長距離通訊的產品上使用的主要原因。為了實現100 m的有效通訊距離，本文在傳統電流環電路的基礎上
日用電器 2021年9期2021-10-18
- LLC諧振變換型高壓脈沖電源技術研究*
邊也各自存在寄生電容,因為副邊線圈匝數多、層數多,因此變壓器副邊的寄生電容對電路的影響因素更不可忽略,有必要深入分析寄生電容對變壓器增益的影響。圖1中,C1、C2分別為分壓電容,兩者的容量基本相等;S1、S2為采用IGBT的諧振開關,T為高升壓比的高頻變壓器;Cr、Lr分別為附加的諧振電容和諧振電感;Cq1、Cq2分別是IGBT功率開關S1、S2的寄生電容;Lm是勵磁電感,Cp、Cs分別是高頻變壓器一次、二次側的等效寄生電容。2 寄生參數對開關管ZVS的影
河南工學院學報 2021年4期2021-09-27
- 某模/數轉換器低溫下輸出異常失效分析
形成一較大的寄生電容，降低最高位D觸發器的復位速度。如果最高位D觸發器本身由于MOS管工藝偏差的原因，導致復位速度低于次高位[1]。同時低溫環境下，溫度越低，用于復位的PMOS管閾值電壓越低，充電速度急劇下降，導致D觸發器復位速度進一步降低。這幾個方面影響的疊加，就會使對應的I107異或門出現較高的誤脈沖，導致最高位電平觸發器出現誤動作，鎖存錯誤結果。由于轉換結束后比較器正處于復位狀態，所以最高位會根據比較器的復位速度隨機鎖存數字“0”。其他的D觸發器由于
環境技術 2021年2期2021-07-03
- 分布電容對高壓電流互感器影響的仿真分析
1.3 結合寄生電容參數的電路仿真在電流互感器原理圖的基礎上，搭建無電屏蔽，考慮對地電容的電流互感器仿真電路。設置AC電流源幅值為500 A，頻率為50 Hz，Rz1=100 Ω，通過Rz1將一次側的電壓抬升至有效值約35 kV[10]。此外，考慮4個繞組自身的電阻、繞組間的互感、繞組間的電容以及各繞組的對地電容。計算步長取1e-7s，即一個周期2×105個計算點，計算10個周期。2 計算結果與討論2.1 寄生電容提取通過電磁場模型的求解，計算結果如表1所
通信電源技術 2021年5期2021-07-02
- 非隔離型并網光伏發電系統中漏電流的分析與保護
由光伏電源、寄生電容、T型三電平三相并網逆變器模塊、LC濾波器、Y電容和電網等部分組成。圖1 非隔離型并網光伏發電系統的漏電流路徑Fig.1 Leakage current path of non-isolated grid-connected PV power generation system圖1 中，Lcom為共模電感；L為濾波電感；C為濾波電容；Cac、Cdc分別為逆變器交流側并網線纜和光伏陣列直流側線纜對地的寄生電容，這2個值的大小均取決于線纜的
太陽能 2021年5期2021-06-03
- 非隔離型光伏并網逆變器漏電流分析
大地之間產生寄生電容與非隔離型光伏并網系統形成回路，從而形成共模電流，共模電流又稱為漏電流，漏電流的產生不僅導致并網電流產生畸變，更主要的是對相關工作人員產生觸電危險和對設備高可靠性工作產生安全隱患。目前揚中市居民用戶安裝的并網逆變器功率普遍小于10 kVA,根據NB32004-2013 標準，當逆變器額定功率小于或者等于30 kVA，漏電流大于300 mA時，整個逆變器并網系統必須在0.3 s 內將設備斷切，因此對漏電流的抑制成為非隔離型光伏并網系統廣泛
電力安全技術 2021年3期2021-05-27
- 寄生電容自適應抑制的飛法級電容傳感器讀出電路
護器件帶來的寄生電容通常達到皮法(10-12F)量級。在此情況下,大寄生電容上產生的寄生電荷可以輕易干擾甚至吞沒傳感器電容上的信號電荷,從而嚴重限制了電容傳感器讀出電路的信號處理范圍和精度[1-6]。傳統的電容傳感器讀出電路通常采用周期調制方式[7]或雙斜坡變換方式[8-9]。前者將傳感器的電容變化量轉換為方波信號周期的變化量,再用時間數字轉換器(TDC)得到數字輸出;后者通過積分實現電容-電壓(C-V)轉換,再通過模數轉換器(ADC)得到數字輸出。這兩種
西安交通大學學報 2021年5期2021-05-11
- 反激式開關電源的電磁干擾建模及抑制方法分析
影響源主要為寄生電容所生成的共模及差模電流，這些都是通過開關電源高變化率的電位差所產生的[5]，圖1示意了寄生電容耦合路徑及形式，電流經整流橋、變壓器初級、變壓器次級與輸出電纜間的寄生電容進行流動，進行騷擾電壓測試的過程中，這些騷擾電流流過LISN導電回路中的測量電阻，從而在騷擾電壓測試結果中體現出來。其中最主要的騷擾電流是通過變壓器的初、次級間的內部寄生電容所產生的，在圖中顯示為Cw1、Cw2、Cw3、Cw4、Cw5、Cw6。這主要是由于變壓器內大面積銅
家電科技 2021年2期2021-04-21
- 一種適用于全橋LLC 變換器的共模噪聲抑制方法
變換器對地的寄生電容產生較大的位移電流，即共模噪聲電流。 在隔離變換器中，共模噪聲主要通過開關管漏極對散熱器的寄生電容以及變壓器原副邊繞組間的寄生電容進行傳播。全橋LLC 變換器原副邊共4 個具有高dv/dt 的電壓跳變節點， 包括原邊橋臂中點電壓VA和VB、同步整流管漏極電壓VSR1和VSR2。 CpA、CpB分別是橋臂中點A、B 到散熱器的寄生電容，Cps是變壓器原邊到副邊的寄生電容，Cs1、Cs2分別是SR1、SR2到散熱器到寄生電容，Cs是副邊地到
電源學報 2021年2期2021-04-13
- 無線供電用植入式集成線圈建模
算介質環境的寄生電容影響，但是當介質環境復雜時就不再適用。在此基礎上，本文采用多層介質疊加與擬合的方式，對植入體內的集成線圈在生物兼容材料和人體組織包裹下的寄生電容進行準確建模和仿真驗證。1 植入式硅基集成線圈模型圖1 硅基集成線圈的示意圖及集總參數模型植入式硅基集成線圈的模型示意圖如圖1(a)所示，集總參數模型如圖1(b)所示。線圈總阻抗Z和Q值的表達式如下：(1)Q=lm(Z)/Re(Z)(2)式中，LS為電感值，RS為串聯寄生電阻，CP為并聯寄生電容
杭州電子科技大學學報(自然科學版) 2021年1期2021-03-17
- 基于線性提升和高速低噪聲比較器技術的10 bit 160 MSPS SAR ADC設計
浮空技術用于寄生電容電荷補償，實現采樣開關高線性度。使串聯的兩個寄生電容的容值變化方向相反，從而實現了容值的相互補償，使輸入管的寄生電容容值不隨輸入信號幅度變化，相較傳統技術，采樣開關的線性度得到進一步提高。另一方面，提出了一種高速低噪聲動態比較器技術，減小了MOS管的導通電阻，增加了比較器速度，通過襯底自舉技術，使比較器輸入管的閾值電壓明顯降低，跨導增加，從而降低了比較器的等效輸入噪聲，解決了動態比較器速度和噪聲之間必須進行折中的技術難點。為了驗證上述技
電子產品世界 2021年12期2021-01-15
- 紅外探測器IWR讀出模式在搜索系統中殘影現象分析
圖7所示,設寄生電容的大小為Cjs,均分電荷結束后,保持電容的電壓值為Vr-Vn,其中Vr是復位電壓,Vn第n幀要讀出的信號電壓。積分電容復位結束后,積分電容電壓值復位到Vr。由于積分電容和保持電容間有Vn的壓差,為保持平衡,寄生電容的電壓值將達到Vn。開始積分第(n+1)幀信號時,由于是抽電荷方式,所以積分電容的電壓值會減小,為保持平衡,電荷會從寄生電容轉移到積分電容,直到寄生電容的電壓值正好為0 V。圖7 第(n+1)幀開始積分的初態圖8 第(n+1)
激光與紅外 2020年11期2020-12-04
- 基于GaN器件的雙向CLLC諧振變換器分析與設計
S2和S3的寄生電容充電，對S1和S4的寄生電容放電，變壓器二次側電壓逐漸下降，當其變為負時，開關S6和S7反向導通，Cr2開始放電。在模態4，當寄生電容完成充放電時，開關S1和S4的寄生電容電壓降為零，此時開關S1和S4的正向壓降為零，為開關管的ZVS做好了準備；同時，開關S2和S3上的電流降為零，反向流過開關S1和S4的電流逐漸減小。以上為前半個周期，以下分析后半個周期。在模態5，開關S1和S4正向導通，Lr上的諧振電流按正弦規律反向增大，Lm上的電流
華南理工大學學報（自然科學版） 2020年10期2020-12-04
- 功率MOSFET管結電容測試條件研究
OSFET的寄生電容是決定動態參數的根本原因，能否準確測得各級間電容值對生產應用有至關重要的意義。通過對四種不同結構的MOSFET進行電容測試，發現電容與測試頻率、電壓的變化趨勢，制定合理的電容測試的方法。關鍵字：結電容、反向傳輸電容、特征頻率、負電容效應引言所有功率半導體的核心基于PN結設計制造的，當N型和P型半導體結合后，在結合面處的兩側形成空間電荷區，也稱為耗盡層，當PN結兩端的電壓變化的時候，PN結的空間電荷區的電荷也發生改變。在MOSFET器件實
中國電氣工程學報 2020年15期2020-11-16
- 基于GIS管道寄生電容的TV串聯諧振升壓方法研究與應用
再加上它存在寄生電容，利用傳統方法檢定需要的無功容量很大。因此，本文提出利用GIS管道寄生電容與可調電抗器串聯諧振升壓方法，并利用此方法對220 kV谷滿變電站GIS套管中電磁式TV誤差試驗進行現場測試。為了解決現場單相寄生電容量小的問題，本文把GIS管道中A、B、C三相母線并聯方式增大電容量，這樣不僅充分利用了現場資源，而且減少了可調電抗器的數量。1 單元式GIS中TV的現場檢定單元式GIS套管是把電源引入到變電站，再把TA和TV與其它一次設備連接起來的
云南電力技術 2020年5期2020-11-09
- EMI濾波器的寄生效應分析
消除共模電感寄生電容的辦法。關鍵詞：EMI濾波器;寄生效應;共模電感;寄生電容0? ? 引言對于電氣設備而言，電磁環境污染已經成為了很重要的問題，任何電氣電子設備對周圍的環境而言都是潛在的噪聲源，高幅度的擾動會導致位于共同環境的電氣電子設備功能失效，只有電氣電子設備在同一環境與其他設備可以相互容忍，此時才可認為做到了電磁兼容。為了實現電磁兼容，應降低設備或系統的電磁發射水平或者是提高設備的電磁抗干擾度。實踐證明，濾波是一種很好的降低騷擾發射傳導的辦法。EM
機電信息 2020年21期2020-10-21
- 動態隨機存儲器的故障溯源
源的漏電流和寄生電容會引起DRAM的故障，在DRAM開發期間，工程師需仔細評估這些故障模式，當然也應該考慮工藝變化對漏電流和寄生電容的影響。從20nm技術節點開始，漏電流一直都是動態隨機存取存儲器（DRAM）設計中引起器件故障的主要原因。即使底層器件未出現明顯的結構異常，DRAM設計中漏電流造成的問題也會導致可靠性下降。漏電流已成為DRAM器件設計中至關重要的一個考慮因素。DRAM存儲單元（如圖1（a））在電源關閉時會丟失已存儲的數據，因此必須不斷刷新。存
軟件和集成電路 2020年4期2020-05-25
- 漏電流和寄生電容引起的DRAM故障識別
因素是器件的寄生電容。DRAM開發期間應進行交流（AC）分析，因為位線耦合會導致寫恢復時間（tWR）延遲，并產生其他性能故障。由于摻雜的多晶硅不僅用于晶體管柵極，還用于位線接觸和存儲節點接觸，這會導致多個潛在的寄生電容產生（見圖5 （a）），所以必須對整個器件進行電容測量。SEMulator3D內置AC分析功能，可測量復雜的模擬3D結構的寄生電容值。例如，通過模擬將交流小信號施加到字線WL2，SEMulator3D可以獲取全新設計的DRAM結構中字線WL2
中國電子商情·基礎電子 2020年6期2020-01-04
- 高速SMA 過孔阻抗設計優化?
主要是由過孔寄生電容與寄生電感引起。寄生電容計算公式如下：其中D 為電地平面反焊盤直徑，d 為過孔的焊盤直徑，T為板厚，ε為PCB材料介電常數。寄生電感計算公式如下：其中h為過孔長度，d為過孔直徑。在信號快速邊沿的激勵下，電容會呈低阻抗而寄生電感呈現高阻抗，一般信號過孔阻抗是由寄生電容與寄生電阻共同作用形成，當寄生電容效應大于寄生電阻時，過孔呈現低阻抗。PCB 材料介電常數在確定材料種類時已經確定；為了保證互連密度，過孔長度一般略小于板厚；由于信號孔長度取
計算機與數字工程 2019年11期2019-11-29
- 并聯電路E類逆變器軟開關特性研究
高頻狀態下的寄生電容[4-5]，但是這樣的設計適合于在較低頻率的系統中，在高頻狀態需要考慮寄生電容這些重要的非理想因素，以避免出現次優化的設計。文中基于并聯電路E類逆變器進行分析研究。采用有限直流饋電電感的并聯電路E類逆變器相比于采用無限大的扼流線圈的并聯電容E類逆變器有明顯的優點[6-8]，文獻[6]通過分析表明采用較小的電抗代替LRFC扼流線圈能夠輸出更大的功率。在許多文獻中，對于具有有限直流饋電電感的E類逆變器的設計采用長時間的迭代求解方法。采用合適
福建工程學院學報 2019年3期2019-07-01
- 寄生電容對電容式加速度傳感器輸出電壓的影響
敏感結構間的寄生電容會對電容檢測產生影響。文中根據電容式加速度敏感結構的組成，分析了敏感結構中的檢測電容與寄生電容的分布情況。并根據電荷的放大電路的工作原理對寄生電容對傳感器輸出的影響進行了分析，并通過實驗結果對理論分析進行了驗證，實驗結果與理論分析的結果相符合。關鍵詞：電容式加速度傳感器；寄生電容；電荷放大電路；輸出引言本文分析了寄生電容對于一種梳齒式加速度傳感器檢測電路的影響。首先介紹梳齒式加速度傳感器檢測電路的基本原理，然后根據加速度傳感器敏感結構的
科學與技術 2019年16期2019-04-16
- 用于脈沖放電的小型吸收水電阻的設計研究
測定水電阻的寄生電容值，本文以20nF云母電容充電5KVDC為例計算并實測其放電時間；綜合給出本文設計的水電阻的性能。電容器作為脈沖功率技術中的核心器件、 是重要的儲能元件，由電容特性決定其需要一個吸能元件來吸收其殘余電壓、由于金屬電阻容易發生局部燒毀因此通常都是用溶液體電阻作為吸收電阻，本文采用圓柱體設計方案并對設計方案進行理論計算、并且利用建模仿真以及實驗測量加以驗證。1.水電阻結構設計水電阻設計結構為圓柱體結構、其結構剖面如圖1所示：圖1 水電阻結構
電子世界 2018年21期2018-11-22
- 電路中寄生電容的估算方法
路一般都會有寄生電容，估算寄生電容的大小可以幫助分析寄生電容對實際電路功能的影響。本文總結了實際電路中寄生電容的來源，針對不同來源提出合理的模型，將實際電路中出現的電容抽象為平行板電容器、球形電容器和長直導線電容器，對寄生電容的量級進行估算，并分析寄生電容對實際電路的工作性能尤其是高頻性能的影響。關鍵詞：寄生電容；二極管；焊點；導線中圖分類號：TM934.2 文獻標識碼：A 文章編號：1671-2064（2018）18-0150-021 引言電容作為重要的
中國科技縱橫 2018年18期2018-10-27
- 寄生電容對LLC諧振變換器的影響分析
。在分析這些寄生電容對LLC變換器影響的基礎上，可以通過合理控制寄生電容的方法，或者提出一些改進型電路設計方法或控制策略，避免寄生電容對電路正常運行的不良影響，從而設計出性能優良的LLC變換器[8-9]。本文從高頻變壓器分布電容的產生機理出發，在給出功率開關器件結電容的確定方法和高頻變壓器分布電容的相關改進措施的基礎上，分析了分布電容對LLC變換器軟開關過程的影響，并通過優化死區時間來提升變換效率[10-15]。同時，通過對考慮分布電容的LLC變換器的建模
電源學報 2018年2期2018-04-12
- 考慮寄生參數影響的高壓疊層母線排優化設計
的疊層母線排寄生電容參數增加，濾波效果增強；寄生電阻和寄生電感大大減小，疊層母排的寄生參數進一步降低；減小回路中的過電壓和降低回路中的差模/共模干擾與近場輻射，對降低電力電子裝置中的傳導電磁干擾具有重要意義。疊層母線排；寄生參數；傳導干擾；近場輻射功率開關器件的高速通斷導致了過高的du/dt和di/dt，由于過電壓與di/dt和分布雜散電感成正比，當母線排電感量較大時，在通斷瞬間產生的尖峰電壓與直流回路電壓疊加，會造成器件擊穿，加劇回路的共模干擾，嚴重影響
電氣傳動 2017年7期2017-08-08
- 有源鉗位正激變換器寄生參數對軟開關和直流偏磁的影響
原邊MOS管寄生電容、變壓器激磁電感及漏感的影響，推導了鉗位管ZVS開通的能量條件和時間匹配條件；建立了正激變壓器直流偏磁與寄生參數的定量關系；指出了小漏感、大激磁感、大寄生電容條件會導致鉗位MOS管無法實現ZVS開通，降低整機效率，影響控制器的可靠工作；同時還指出大漏感條件會導致變壓器負向偏磁嚴重，降低磁心利用率。最后完成了50W有源鉗位正激模塊電源的仿真和實驗驗證，證明了理論分析的正確性。有源鉗位正激變換器； 寄生參數； ZVS； 直流偏磁1 引言有源
電工電能新技術 2017年5期2017-06-06
- 磁環線圈匝數諧振頻率測量及在抑制傳導干擾中的應用
析得出電感和寄生電容是影響諧振頻率的關鍵因素；其次使用阻抗分析儀測量不同匝數磁環的諧振頻率、電感和寄生電容，量化線圈匝數引起的寄生電感和電容變化，進而確定線圈匝數增加導致諧振頻率減??；最后，以電動汽車后視鏡電機為例，分析了磁環線圈的接入對電磁干擾抑制效果的影響。試驗證明，磁環匝數增加時，磁環抑制干擾的有效頻段降低。磁環；阻抗；諧振頻率；電感；寄生電容軟磁鐵氧體是一種廣泛使用的有耗材料，包括鎳鋅鐵氧體和錳鋅鐵氧體，在抑制電磁干擾方面有著極其重要的應用。磁環是
電源學報 2017年3期2017-06-05
- 基于二極管技術優化射頻集成電路的ESD
中，ESD的寄生電容對射頻性能將產生不可忽略的影響?；诙O管正向偏置對ESD電流的泄放能力，通過引入電感和電容對ESD脈沖的精確模擬，通過設計有效的有源RC電源鉗位電路，考慮到版圖電阻電容寄生對ESD的射頻性能的影響，提出3種版圖設計，對各種版圖進行了仿真，分析ESD和射頻性能，提出了最優的版圖，滿足射頻集成電路應用的ESD保護電路。靜電泄放；射頻集成電路；二極管；電源鉗位0 引言隨著CMOS集成電路工藝發展，器件尺寸越來越小，結深越來越淺，在先進的工藝
無線電通信技術 2017年3期2017-04-24
- 高頻LLC諧振變換器的效率優化
C中被忽略的寄生電容不僅會影響原邊開關管的軟開關過程而且還會使得諧振電流發生畸變。分析了寄生電容對變換器軟開關的影響且對死區時間進行優化設計，以提高變換器的效率。研制了一臺功率為250 W，工作頻率為400 kHz的LLC諧振變換器原理樣機，并進行了實驗驗證。LLC諧振變換器；寄生電容；軟開關；死區時間；效率0 引 言隨著功率半導體器件的發展，功率變換器逐漸向高頻、高效率、高功率密度方向發展[1]。變換器的高頻化，意味著開關損耗的增加，為了減小這部分損耗，
電氣自動化 2016年4期2016-12-07
- 一種T-SCC脈沖發生器的研制*
統輸出電壓和寄生電容充放電速度，達到了脈沖上升沿壓縮的目的。脈沖電源；固體開關；SSBM發生器；T-SCC發生器；寄生參數動態模型脈沖電源在加速器、材料表面改性、機械加工和環保等領域具有潛在的應用價值，不同應用領域，脈沖電源的實現方案不同［1-3］，最早產生等離子體的脈沖電源方案為PFN（Pulse Forming Network）脈沖形成網絡技術［4］，由于擁有較好的方波波形輸出、更寬的負載匹配以及超過10 000 h的使用壽命被沿用至今，但PFN脈沖形
電子器件 2016年5期2016-11-21
- 考慮寄生參數的LLC諧振倍壓變換器優化設計
［5］只針對寄生電容在輕載條件下對電路的影響進行分析，沒有考慮變壓器漏感的影響且諧振參數的設計仍是經過仿真對比得出，設計過程比較復雜；文獻［6］則主要通過對死區時間進行優化，得到固定頻率內的最佳死區時間，而LLC諧振網絡的其他諧振參數則主要依靠對比和調試得出，比較依賴工程師經驗。本文針對以上不足，在參數優化設計時著重考慮變壓器寄生參數對諧振倍壓變換器的影響，推導出在寄生參數的影響下電路在寬負載范圍內ZVS開通的約束條件及諧振電流與各諧振參數的關系，利用最優
電源學報 2016年3期2016-10-12
- OTP存儲器存儲單元內寄生電容對讀取閾值的影響
器存儲單元內寄生電容對讀取閾值的影響毛冬冬，曾昆農，李建軍（電子科技大學 電子薄膜與集成器件國家重點實驗室，四川 成都610054）在OTP存儲器的設計中，基于得到OTP存儲器存儲單元編程后盡可能大的讀取閾值的目的，以提高OTP存儲器的編程效率和芯片成品率，采用了消除存儲單元內寄生電容的方法，通過對OTP存儲器存儲單元內帶寄生電容和不帶寄生電容兩種情況下的仿真以及對比，可以發現存儲單元內寄生電容的存在會使OTP存儲器編程后的讀取閾值減少8 kΩ左右，所以在
電子設計工程 2016年2期2016-09-14
- 一種高效的交錯并聯Boost PFC研究
關鍵元件，其寄生電容的損耗會對系統的效率產生影響。作者針對傳統升壓電感存在寄生電容大、損耗高的問題，提出了一種具有寄生電容小、損耗低等優點的改進設計方法，設計了一個685W的帶交錯并聯Boost PFC的樣機系統。測試結果表明：較之傳統方法，作者所提改進方法搭建的系統具有更高的效率，更能適應交錯并聯Boost PFC的高效發展。關鍵詞：升壓電感；交錯并聯Boost PFC；寄生電容；高效急劇增加的電力電子裝置使得電網諧波污染日益嚴重，PFC電路是消除諧波污
遵義師范學院學報 2016年2期2016-07-14
- 新型低柵源漏電容射頻LDMOS器件設計*
為了降低柵源寄生電容Cgs，提出了一種帶有階梯柵n埋層結構的新型射頻LDMOS器件；采用Tsuprem4軟件對其進行仿真分析，重點研究了n埋層摻雜劑量和第二階梯柵氧厚度對柵源寄生電容Cgs的影響，并結合傳統的射頻LDMOS基本結構對其進行優化設計。結果表明：這種新型結構與傳統的射頻LDMOS器件結構相比，使得器件的柵源寄生電容最大值降低了15.8%，截止頻率提高了7.6%，且器件的閾值電壓和擊穿電壓可以維持不變。射頻LDMOS；柵源寄生電容Cgs；Tsup
電子器件 2015年6期2015-12-22
- 高精度SAR ADC非理想因素分析及校準方法
及耦合電容的寄生電容影響,而高位寄生電容的影響可以忽略.建立了16位逐次逼近型模數轉換器的高層次模型,驗證了理論分析,并通過一種全數字的后臺校準技術來減小電容失配和寄生電容的影響.仿真結果表明,校準后的有效位數在15位以上的概率超過90%.高精度模數轉換器;逐次逼近型模數轉換器;電容失配;數字校準;高層次建模逐次逼近型模數轉換器（Successive Approximation Register Analog-to-Digital Converters,S
西安電子科技大學學報 2015年6期2015-12-22
- 微電容陣列檢測系統的設計
，并探討了其寄生電容產生的原因。測試結果表明，該檢測電路克服了各種寄生電容對傳感器的影響，提高了測量精度，能夠應用于MEMS觸覺傳感器微電容陣列的測量。微電容陣列；觸覺傳感器；寄生電容；MS3110P電容式傳感器由于具有結構簡單、分辨力高、工作可靠、動態響應快、可非接觸測量，并能在高溫、高輻射和強烈振動等惡劣條件下工作等優點，已在工農業生產的許多領域得到廣泛應用，如在觸覺傳感器系統中，電容傳感器被用來獲得壓力信號。針對微電容單元的測量，國內外研究者進行了不
新鄉學院學報 2015年3期2015-06-15
- 大尺寸金屬氧化物TFT面板設計分析
布線技術和低寄生電容TFT器件結構是未來大尺寸AMOLED顯示的關鍵技術。AMOLED； 大尺寸； 高分辨率； RC延遲1 引 言大尺寸化、超清化以及3D顯示是未來電視發展的重要方向。4K2K大尺寸電視具有前所未有的視覺體驗，目前主要電視廠商把4K2K作為一個重點開發目標。對于提高視頻畫面顯示質量和3D顯示，一般要求顯示面板的刷新頻率不低于120 Hz[1-2]。被譽為夢幻顯示器的“有源有機發光二極管”(AMOLED)顯示具有高亮度、寬視角、低功耗以及響應
發光學報 2015年5期2015-05-05
- 一種改進控制電路在IGBT串聯中的應用
T控制電路中寄生電容存在的主要原因，以及其對IGBT串聯均壓產生的影響；然后，提出了一種改進型控制電路，與傳統的控制電路相比，改進型控制電路從主電路獲取控制信號驅動IGBT所需功率，無需外接直流電源和電源隔離，減少了寄生電容的引入，能在一定程度改善IGBT的串聯均壓；最后，通過仿真和實驗驗證了該電路的有效性。在工程應用上具有一定的參考價值。串聯；均壓；寄生電容；門極驅動引言IGBT（insolated gate bipolar transistor）結合了
電源學報 2015年4期2015-01-09
- 逆變器寄生電容對永磁同步電機無傳感器控制的影響
16）逆變器寄生電容對永磁同步電機無傳感器控制的影響戴鵬，趙燁，苗文彬，董蘇（中國礦業大學信息與電氣工程學院，江蘇徐州 221116）逆變器非線性特性會對基于高頻注入法的永磁同步電機轉子位置和速度觀測產生影響，不利于電機的精確控制。在分析逆變器非線性特性中寄生電容效應及其對高頻載波電流響應影響的基礎上，提出了一種旨在減小此非線性影響的新穎補償方法。此方法直接利用高頻電流響應中的正序電流分量對包含轉子位置信息的負序電流分量進行補償，使作為位置觀測器輸入的誤差
電氣傳動 2014年6期2014-04-28
- 功率MOSFET寄生電容劣化對開關瞬態響應的影響
與源極之間的寄生電容的存在會對輸出信號的電壓、電流、頻率等存在影響。而在文獻[4]中也有涉及到MOS器件溝道效應。由此可見，MOSFET的寄生參數的變化，會對MOSFET結構產生影響，更會對MOSFET的性能起到至關重要的作用。在功率MOSFET器件中，柵極對MOSFET的影響是十分關鍵的。在電壓應力的情況下，柵極相對于其他極，能承受的電壓相對較低，也更容易被擊穿[5]。文獻[6]指出，當MOSFET柵長縮小到納米量級，很多應力效應對器件性能的影響也越發明
電源技術 2014年4期2014-04-23
- 電容式觸摸屏中寄生電容原理及測量方法探討
容式觸摸屏中寄生電容的大小通常都是根據經驗所得，一般設定在5～15pF［1］范圍內，但是這種基于經驗的設計在實踐中會帶來觸摸精度不夠高等問題。寄生電容的測量在以往的研究中討論得比較少，但在觸摸按鍵的設計過程中，如果能夠通過實驗準確測出寄生電容的大小，就可以為觸摸按鍵的參數設計提供理論計算值，并且可以對觸摸按鍵中的寄生電容值大小進行定量更改。下文介紹并分析了一種寄生電容的測量方法。1 寄生電容設計分析電容式觸摸屏的結構如圖1所示。圖1 電容式觸摸屏結構寄生電
機電信息 2014年24期2014-03-06
- 點火線圈寄生參數計算及建模方法
及繞組之間的寄生電容阻抗降低，為高頻信號提供新的流通路徑。所以，在建立點火線圈高頻特性電路模型時，需考慮繞組的寄生參數。本文以重慶志陽的DQG1213型干式點火線圈為研究對象，計算寄生參數并建立等效電路模型。該點火線圈的基本參數見表1。表1 點火線圈基本參數1.1 繞組內寄生電容計算由圖2（a）可知，對于繞組內部漆包線之間的寄生電容，由于繞組包含匝數很多，且漆包線直徑很小，在現有計算能力下，建立每個繞組的物理模型直接計算相鄰漆包線之間的寄生電容幾乎不可能，
汽車工程學報 2013年1期2013-10-29
- AC/DC變換器傳導EMI實驗分析
為原副邊繞組寄生電容，Lp-leak、Ls-leak分別為原副邊漏感，Cds為 MOSFET 漏極與源極間的寄生電容。圖(b)為開關管斷開時的等效電路圖，此時二極管導通，輸入與輸出端可以認為分別連接在一個恒壓源上，N2Ls-leak為副邊漏感歸算到原邊的漏感。在MOSFET斷開瞬間，變壓器原邊電流不會瞬間減小為零，并對Cds、Cp充放電，進而引起振蕩。由于振蕩為高頻，直流源可以視為短路，所以圖(b)可以進一步化簡為圖(c)，由圖(c)可知振蕩頻率為由于Lp
電源學報 2013年3期2013-09-26
- 微機械加速度計中的寄生電容對噪聲的影響*
輸入端到地的寄生電容以及運算放大器等效輸入噪聲對系統噪聲的影響[6]。但與變間距式加速度計不同，在變面積式加速度計中，敏感元件內部的兩個鋁電極之間存在寄生電容，并且該寄生電容對噪聲存在影響，而之前的分析并沒有考慮這一點。同時，之前的分析缺少實驗驗證。因此，本論文主要分析討論了變面積式加速度敏感元件中鋁電極之間的寄生電容對系統噪聲的影響，并且分析了該寄生電容的來源，最后對分析進行了實驗驗證。1 加速度敏感元件結構圖1所示是一種典型的變面積式梳狀柵電容的結構示
傳感技術學報 2013年1期2013-06-11
- 基于噪聲抵消和線性度提高的差分LNA的設計
晶體管源端的寄生電容會對整個LNA的噪聲特性造成影響。本文中，引入一對電感與交叉耦合電容相連，消除了共柵極噪聲，一定程度上提高了LNA的線性度和增益。1 噪聲抵消本文設計了一種差分形式的LNA，電路圖如圖1所示：圖1 提出的LNA電路結構Lg，Ls主要完成輸入端口的匹配，輸出端增加一個電阻Rd以提高電路的穩定度，Rd，Ld，Cout1和Cout2完成輸出端口的匹配，Cb，Cout1用于隔離直流信號，Vdd是電源接點，Vb1、Vb2分別為 M1、M2提供偏置
微型電腦應用 2013年3期2013-02-05
- 太陽電池陣寄生電容影響分析與對策
太陽電池陣的寄生電容增大［1-2］。由于寄生電容的存在，寄生電容瞬間放電產生較大峰值電流，會對分流管產生沖擊，甚至導致損壞，并且使電源控制器的分流調節電路出現兩級同時調整的過調制狀態。過調制會導致母線紋波幅度和頻率增大，也會導致電源控制器熱耗增加，影響供電母線的穩定性［3-5］。本文給出了幾種太陽電池陣寄生電容典型測量值；分析了太陽電池陣寄生電容瞬間放電及響應滯后分流控制過調制的影響；提出的峰值電流抑制電路可使放電峰值電流被抑制在可接受的范圍內，降低分流管
航天器工程 2012年3期2012-12-29
- 多晶硅部分剝離技術對抗輻照VDMOS動態特性的影響
其本征電容和寄生電容共同決定的[2]。單從器件的開關特性考慮，我們希望柵氧化層厚度略大些[3]，因為寄生輸入電容Ciss的大小隨柵氧化層厚度的增加而減小。然而，在考慮VDMOS器件的抗輻照特性時，為了總劑量輻照加固的需求，需要減薄氧化層的厚度，這樣勢必增加器件的寄生輸入電容。因而，如何有效減小VDMOS器件的寄生電容，成為抗輻照VDMOS器件設計的難題。圖1為100V抗輻照VDMOS寄生電容隨柵氧化層變化情況曲線。有由圖可見，柵氧化層的厚度直接影響器件的寄
電子世界 2012年2期2012-04-27
- 新型雙極性高壓快脈沖源的基本理論和實驗
、正負對稱，寄生電容和輸入電感的諧振可使開關器件軟開通。1 基本結構與電路分析該雙極性源由兩個boost變換器交錯并聯而成，圖 1是其基本結構。設濾波電容 C1、C2的電壓為UC。當 M1導通、M2斷開、D2續流時，負載 A端高出B端電位UC；反過來，負載端B高出A端電位UC；M1和M2均導通，則負載上無壓降。通過控制兩開關的切換，就能在負載上得到脈沖輸出。圖1 雙極性源的基本結構Fig.1 Basic topology of the bipolar HV
核技術 2011年7期2011-03-24
- 面向可制造性設計的銅互連有源測試結構的設計與實現
進步，互連線寄生電容已經成為超大規模集成電路延時和噪聲的主要來源。提出并實現了一種基于電荷測量技術的互連寄生電容測試結構。利用這種結構可研究互連線和相關介質的幾何尺寸變化，并可反饋應用到器件的可制造性設計和工藝模型的建立中去?？芍圃煨栽O計；銅互連；電容提??；測試結構設計0 引言在超大規模集成電路中，隨著互連線密度和層數的成倍增加，互連線寄生所引起的時間延遲以及互連線之間的信號串擾已經成為影響芯片性能的主要因素。制造過程中的工藝波動引起的互連線寬度、間距、互
上海第二工業大學學報 2010年2期2010-09-05