SHH應力下超薄柵氧PMOS器件退化研究

胡仕剛，吳笑峰，席在芳

(湖南科技大學 信息與電氣工程學院，湖南 湘潭，411201)

隨著MOS器件尺寸減小，氧化層厚度越來越薄。柵氧化層退化和擊穿已經成為制約超大規模集成電路(VLSI)迅速發展的重要因素[1-6]。當器件進入到90 nm工藝節點時，柵氧化層的厚度減小到2 nm以下，由于受軟擊穿和噪聲的影響，用 TDDB(Time-dependent dielectric breakdown)來評估柵氧化層的質量將不能用來準確地衡量柵氧化層的壽命。而SILC(Stress induced leakage current)已經成為評估氧化層退化和擊穿的有效方法[7-9]。SILC指 MOS器件中由于高場應力中的柵電流，這種柵電流隨著氧化層厚度的減小而增加。SILC的基本物理機制是陷阱輔助隧穿。由于超薄氧化層中很難直接測量中性電子陷阱，SILC可以作為一種間接工具來監測中性電子陷阱產生。對于PMOS器件，不僅橫向電場會引起熱空穴產生，縱向電場也會導致熱空穴出現。如果在PMOS器件襯底端施加一定的正電壓，就會在器件中產生襯底熱空穴(SHH)效應[10-12]。迄今為止，人們對由襯底熱空穴引起的PMOS器件退化的研究(尤其是在超薄柵氧器件情況下)很少。在此，本文作者通過襯底熱空穴注入技術，對厚度為1.4 nm的超薄柵氧PMOSFET襯底熱空穴應力過程中器件退化進行研究，重點對應力下 SILC退化和氧化層擊穿特性進行研究。

1 器件和實驗

采用的器件為90 nm標準工藝制造的表面溝道器件，多晶硅柵采用P+注入，器件采用LDD輕摻雜漏與STI淺溝隔離結構。器件寬長比(W/L)為 10 μm/4 μm，柵氧采用DPN工藝，其氧化層厚度為1.4 nm。依然采用應力間斷方法提取器件參數，測試過程由高精度半導體參數分析儀來完成，所有的應力測試都在暗箱中完成。在室溫下，對器件施加 SHH應力，示意圖如圖1所示。

圖1 PMOS器件SHH應力偏置條件示意圖Fig.1 Schematic diagram of SHH stress bias condition in PMOSFET

襯底熱載流子來源于熱產生的襯底電流及在襯底耗盡層中產生的倍增電流。襯底偏壓在溝道耗盡層上的壓降所形成的高電場，是載流子獲得足夠能量而發射進入柵氧的首要條件。這些載流子被溝道耗盡層中的高電場加速，獲得足夠的能量而成為熱載流子，它們向氧化層中均勻注入。在襯底熱載流子應力條件下柵氧被擊穿，對應的氧化層電場卻較低，其擊穿過程與恒定柵壓應力過程不同。

2 結果和討論

2.1 SHH注入退化現象

圖2所示為PMOS器件在SHH應力下器件參數隨應力時間退化曲線。其中閾值電壓(Vth)是通過在線性漏電流(Idlin)中采用最大跨導法得到的。線性漏電流的測試條件為漏端電壓Vd=-0.05 V，柵電壓Vg從0～-1 V掃描。飽和漏電流(Idsat)的測試條件為：Vd= -1 V，Vg從0～-1 V掃描。從圖2可見：Vth的退化量大于Idsat的退化量，Idlin退化量最小。漏電流的退化意味著器件驅動能力降低和可能的延遲時間增加，這將嚴重影響到MOS電路的正常工作。Vth的漂移量為負且絕對值變大，這是由于在SHH注入過程中器件氧化層俘獲了帶正電的電荷，使得Vth絕對值變大，Vth負向漂移導致器件驅動電流降低。此外，這些正電荷還會增加載流子的散射效應，導致載流子有效速率下降，從而進一步使器件驅動能力降低。從圖2可以看出：雙對數坐標下Vth，Idsat和Idlin的退化都與時間呈現很好的線性關系。

圖2 SHH應力下PMOSFET器件參數退化與應力時間的關系Fig.2 Time dependence of degradation of device parameters in PMOSFET under SHH stress

圖3所示為固定柵壓不同襯底偏置的SHH應力下Vth的退化比較結果，其中，箭頭表示被擊穿。從圖3可以看出：襯底偏置越大，器件參數退化越大，擊穿所需時間越短。

圖3 固定柵壓不同襯底偏置下SHH應力下Vth退化比較Fig.3 Comparison of Vth degradation under SHH stresses at fixed gate voltage and different substrate bias voltage

圖4所示為SHH注入過程中SILC隨時間退化關系曲線。定義ΔIg/Ig0×100%為SILC(其中，Ig0為初始時刻的柵電流，ΔIg為Ig的變化量)。從圖4可以看出：開始時柵電流隨著應力時間增加不斷減小，隨后慢慢增加，然后發生1個突變，氧化層被擊穿。電流在開始階段減小是正電荷在氧化層中積累的結果。這一結果在閾值電壓的漂移實驗中得到驗證。隨后，漏電流慢慢地增加；最后，當在氧化層中積累的正電荷密度達到1個臨界值時，柵上漏電流迅速跳變到較大數量級上，說明器件被擊穿。

2.2 SHH注入退化機理

施加襯底偏置電壓后，器件閾值電壓將由未加襯底偏置時的

圖4 SHH注入的過程中SILC隨時間退化關系Fig.4 Time dependence of SILC degradation during SHH stress

變化到

式中：tox為氧化層厚度；εSi和εox分別為Si和SiO2的介電常數；εo為真空介電常數；Qeff為氧化層等效電荷；NA為受主雜質濃度；Фms為金屬與半導體功函差；φF為費米勢；q為電荷電量；Vb為襯底電壓。

若考慮到襯底電壓的影響，則器件閾值電壓絕對值變大，在相同的柵壓應力下，反型層空穴應該減少。然而，盡管在襯底偏置應力下器件反型層空穴減少，器件退化卻隨著襯底偏壓的增加而增大，如圖3所示。因此，可以認為：襯底偏壓應力引起的器件退化加劇作用要超過反型層空穴減少所引起的退化減小作用。

圖 5所示為在固定柵壓應力下，襯底電壓應力Vb=0 V和Vb＞0 V這2種情況下的PMOSFET能帶。從圖5可見：當Vb=0 V時(如圖5(a)所示)，襯底表面反型層中有空穴存在。其中一部分是空穴進入柵氧，使Si—H鍵斷裂，從而產生Si的懸掛鍵Si·即界面陷阱，這種普通空穴的作用被稱為冷空穴效應；當Vb＞0 V時(如圖5(b)所示)，耗盡層寬度明顯增加，空穴在空間電荷區強電場作用下，從襯底到表面溝道的運動過程中不斷獲得能量，形成熱空穴。此時，器件中存在2種空穴，即普通的冷空穴和具有更高能量的熱空穴。熱空穴隧穿進入柵氧并使Si—H鍵斷裂的效率比冷空穴的更高，且隨著襯底偏壓的增大，一些空穴還有可能獲得更高的能量可以使Si—O鍵斷裂[13]，產生氧化層缺陷，進而可以更多地俘獲H+或者隧穿進入柵氧的空穴，從而使器件退化概率大大增加，這種熱空穴作用被稱為熱空穴效應。當襯底偏壓較高時，熱空穴效應十分嚴重。

圖5 固定柵壓應力下，PMOSFET在Vb=0 V和Vb＞0 V條件下的能帶Fig.5 Energy band diagrams of PMOSFET under constant gate voltage stress when Vb=0 V and Vb＞0 V

SiO2的結構可認為是4個氧原子位于三角形多面體的腳上，多面體中心是1個硅原子。這樣，每4個氧原子近似共價鍵合到硅原子。同時，每個氧原子是2個多面體的一部分，氧的化合價也被滿足。由SiO2的結構可以看到：每個Si—O四面體中心的硅都與4個頂角上的氧形成共價鍵，而每個頂角上的氧最多與2個硅形成Si—O鍵(橋鍵氧)。因此，硅要運動就必須“打破”4個Si—O鍵，但對氧來說，只需“打破”2個Si—O鍵，對于非鍵氧來說只需“打破”1個Si—O鍵。在SiO2網絡中，氧的移動比硅的移動更容易，硅在 SiO2中的擴散系數比氧的擴散系數小幾個數量級[14]。正因為這樣，在SiO2網絡中，氧空位可能形成，但考慮到鍵能的關系，非橋鍵氧空位更容易形成。因為SiO2中的氧離子是帶負電的，故氧空位就帶正電荷[14]，同時，氧空位被認為是缺陷中心并導致陷阱產生和SiO2被擊穿。氧空位的形成使得氧化層缺陷數目增加，在熱空穴注入應力過程中，很多空穴自身會陷入缺陷中而成為陷阱正電荷。在熱空穴注入過程中，注入的空穴在襯底電壓下加速進入到氧化層中，注入到氧化層的空穴因為具備了相當大的動能，當它與氧化層晶格發生碰撞以后使得氧化層中的Si—O鍵斷裂，介質特性退化。斷裂的Si—O鍵在整個SiO2網絡中分布，對器件性能退化造成影響。圖6所示為由空穴引起的介質擊穿示意圖。從圖6可以看出：在氧化層中的化學鍵斷裂概率與注入的空穴流有很大關系，隨著空穴流的增加，斷裂概率也明顯增大。從圖6(b)可見：在氧化層晶格中1個Si原子上的2個Si—O鍵同時斷裂就會引起晶格永久被破壞，這種破壞的不斷積累就會使氧化層介質擊穿。

圖6 空穴引起的介質擊穿示意圖Fig.6 Schematic diagrams of dielectric breakdown caused by holes

3 結論

(1) 在SHH應力下，Vth的退化量大于Idsat的退化量，Idlin退化量最小。

(2) SHH應力受襯底偏置的影響，襯底偏置越大，器件參數退化越大，擊穿所需時間越短。

(3) 在 SHH注入過程中，SILC剛開始隨著應力作用時間增加不斷減小，這是由于正電荷在氧化層中積累的結果。隨后，柵電流慢慢增加，當在氧化層中積累的正電荷密度達到一個臨界值時，柵電流氧化層被突變，從而發生擊穿。

(4) 在SHH應力過程中，氧化層發生擊穿是熱空穴注入導致Si—O鍵斷裂所致。

[1] HU Shi-gang, HAO Yue, MA Xiao-hua, et al. Study on the degradation of NMOSFETs with ultra-thin gate oxide under channel hot electron stress at high temperature[J]. Chinese Physics B, 2009,18(12): 5479-5484.

[2] HU Shi-gang, HAO Yue, MA Xiao-hua, et al. Hot-carrier stress effects on GIDL and SILC in 90nm LDD-MOSFET with ultra-thin gate oxide[J]. Chin Phys Lett, 2009,26(11):017304-1-01704-4.

[3] HU Shi-gang, HAO Yue, MA Xiao-hua, et al. Degradation of ultra-thin gate oxide NMOSFETs under CVDT and SHE stresses[J]. Chin Phys Lett, 2008,25(11): 4109-4112.

[4] Weir B E, Alam M A, Silverman P J, et al. Ultra-thin gate oxide reliability projections[J]. Solid State Electron, 2002, 46(3):321-328.

[5] Wu E Y, McKenna J M, Lai W, et al. The effect of change of voltage acceleration on temperature activation of oxide breakdown for ultrathin oxides[J]. IEEE Electron Device Lett,2001, 22(12): 603-605.

[6] Cheung K P. Temperature effect on ultrathin SiO2timedependent-dielectric-breakdown[J]. Applied Physics Letters,2003, 83(12): 2399-2401.

[7] Buchanan D A, Stathis J H, Cartier E, et al. On the relationship between stress induced leakage currents and catastrophic breakdown in ultra-thin SiO2based dielectrics[J]. Microelectron Eng, 1997, 36(4): 329-332.

[8] Dimaria D J, Cartier E. Mechanism for stress-induced leakage currents in thin silicon dioxide films[J]. Journal of Applied Physics, 1995, 78(6): 3883-3894.

[9] Rodriguez R, Miranda E, Pau R, et al. Monitoring the degradation that causes the breakdown of ultrathin (＜5 nm)SiO2gate oxides[J]. IEEE Electron Device Lett, 2000, 21(5):251-253.

[10] Vogel E M, Edelstein M D, Suehle J S. Defect generation and breakdown of ultrathin silicon dioxide induced by substrate hot-hole injection[J]. Journal of Applied Physics, 2001, 90(5):2338-2346.

[11] Heh D V, Vogel E M, Bernstein J B. Impact of substrate hot hole injection on ultrathin silicon dioxide breakdown[J]. Applied Physics Letters, 2003, 82(19): 3242-3244.

[12] Cho B J, Xu Z, Guan H, et al. Effect of substrate hot-carrier injection on quasibreakdown of ultrathin gate oxide[J]. Journal of Applied Physics, 1999, 86(11): 6590-6592.

[13] Zhu S Y, Nakajima A, Ohashi T, et al. Influence of bulk bias on negative bias temperature instability of p-channel metal-oxidesemiconductor field-effect transistors with ultrathin SiON gate dielectrics[J]. Journal of Applied Physics, 2006, 99(6):064510-1-064510-7.

[14] Mahapatra S, Saha D, Varghese D. On the generation and recovery of interface traps in MOSFETs subjected to NBTI, FN,and HCI stress[J]. IEEE Electron Device, 2006, 53(7):1583-1592.