新型高線性度雙平衡CMOS混頻器芯片的設計*

趙明劍 李斌 吳朝暉

(華南理工大學 電子與信息學院，廣東 廣州 510640)

混頻器或乘法器是無線通信系統中必不可少的組成部分，依賴它得以實現系統中信號基帶、中頻與射頻之間的相互轉換，或完成某種調制與解調、相乘與平方功能［1］.對于高性能的無線通信電子線路而言，除了需要混頻器提供信號頻譜線性搬移或信號相乘等基本功能外，其線性度是最受關注的性能，體現為電路的1 dB 壓縮(IP1dB)與三階交調(IIP3)指標.

目前，混頻器結構可以分為無源混頻和有源混頻兩大類.雖然無源混頻在線性度性能上存在一定優勢［2］，但由于混頻器處于射頻系統的前兩級，因此不提供信號增益的無源混頻器［3］，容易造成無線通信系統信噪比(SNR)的劣化［4］.在有源混頻器中，雙平衡混頻器比單平衡混頻器在線性度上存在明顯優勢［5］.傳統的雙平衡混頻器的核心單元為基于吉爾伯特相乘跨導環［5-11］，但這類吉爾伯特相乘環輸出的電流信號中會包含一個與輸入電壓信號相關的2 次非理想項，只有當輸入信號強度足夠弱時，該非理想項才可近似忽略，從而完成信號與本振的相乘與混頻.雖然此2 次項也可以通過在吉爾伯特相乘環基礎上加入若干電流源來抵消［12］，或者在輸入端加入衰減器［13］，但這些措施增加了電路實現的復雜度，因此，此類混頻器電路的線性度性能不容易提高.

文中設計了一個用于無線通信射頻系統的新型高線性度雙平衡混頻器.該混頻器基于新型全差分乘法器結構，混頻器的核心部分為兩個工作在線性區的對稱金屬氧化物半導體(MOS)晶體管，射頻信號由該晶體對管的源、漏兩極輸入，本振信號由晶體對管的柵極輸入.該混頻器結構簡單，且輸出信號中不存在與射頻信號相關的2 次非理想項，從而以低復雜度和高線性度的方式實現了射頻信號與本振信號的混頻.另外，由于該混頻器基于乘法器結構及原理，因此該電路也可實現對兩種差分射頻信號的相乘.為改善芯片與片外電路之間的隔離度，提高輸出中頻(IF)信號的功率強度與輸出匹配性能，設計了由差分推挽放大器及源級跟隨器構成的芯片輸出緩沖接口電路.

1 理論設計

通常利用器件本身的非線性特性或時變特性可以完成對信號的混頻或相乘操作.圖1 是利用一對工作在線性區的N 溝道金屬氧化物半導體(NMOS)晶體管來完成雙平衡混頻或相乘的原理示意圖，其中us(us=us1-us2)是加在晶體管M1和M2源、漏兩極的差分射頻信號，ulo(ulo=ulo1-ulo2)是加在M1和M2柵極的差分本振信號，I1和I2是M1和M2的輸出電流，Vb是加在M1和M2的源、漏兩極的偏置電壓，VG是加在M1和M2柵極的偏置電壓.

圖1 基于工作在線性區的金屬氧化物半導體對管的雙平衡混頻原理Fig.1 Double-balanced mixing principle based on a pair of metal-oxide semiconductor transistors in linear region

工作于線性區的MOS 晶體管的漏源電流IDS可以由下式表達:

式中:Vgs為晶體管柵、源極電壓差;VT為晶體管的閾值電壓;Vds為晶體管漏源電壓;βn為晶體管的跨導參數W/L 為晶體管的寬長比;μn為溝道表面載流子遷移率;Cox為柵氧化物單位面積電容.

圖1 中MOS 晶體管M1的Vgs和Vds可分別由式(2)和(3)表示:

將式(2)、(3)代入式(1)，可得晶體管M1輸出電流I1的表達式:

根據上述原理推導，同樣也可以得到晶體管M2輸出電流I2的表達式:

由式(4)、(5)的第2 項可知，工作于線性區的晶體管M1、M2的輸出電流信號中，均已經各自實現了射頻差分信號us與單端本振信號ulo1、ulo2的單平衡相乘，但在其輸出的電流信號中還各自保留了一個與射頻輸入信號相關的1 次線性量βnus(VG-Vb-VT).

為此只要在具體電路實現上，將M1、M2的輸出電流作差，如式(6)所示，即可最終實現射頻信號與本振信號的理想雙平衡混頻或相乘.

2 電路實現

根據上述理論，設計了新型雙平衡混頻器的核心電路，如圖2、3 所示.該混頻器基于新型乘法器結構，其中晶體管M1和M2工作于線性區(對應于圖1 中所示晶體管M1和M2)，晶體管M3至M18均工作于飽和區.整個電路分為兩級，第1 級為混頻級，第2 級為輸出級，從而實現對混頻級輸出的中頻信號的緩沖放大及阻抗匹配.射頻、本振輸入端均采用T 型電感電容(LC)網絡實現輸入匹配.下面分別對這兩級電路進行介紹.

圖2 雙平衡混頻器的混頻級核心電路Fig.2 Mixing-stage core circuit of double-balanced mixer

圖3 雙平衡混頻器的輸出級核心電路Fig.3 Output-stage core circuit of double-balanced mixer

2.1 新型雙平衡混頻器的混頻級

如圖2 所示，晶體管M1至M12，電阻R1、R2，電容C1、C2，芯片外差分電感L 構成了混頻器的混頻級核心電路.M1至M10為該級電路的核心混頻單元，其中M7至M10主要呈現源隨特性，進一步提高了電路中不同頻率信號之間的隔離度.此外通過專門設計M7至M10的寬長比，使最終加載到工作于線性區的晶體管M1、M2各自的源、漏兩級的射頻信號為kus(k 為信號us的電壓傳遞衰減系數);M3至M6為該級電路的尾電流源管，為其各自所在的電流通路提供一個恒定的靜態電流I;M11、M12為高阻負載對管，可進一步提高電路的隔離度與電壓增益性能，再結合R1、R2、C1、C2及片外差分電感L 構成的RCL 選頻濾波負載網絡，將核心混頻單元混頻后輸出的中頻差分電流(I11、I12)轉化為中頻(IF)差分電壓信號uIF，并完成對該中頻信號uIF的選頻與濾波，這樣整個新型雙平衡混頻操作完成.

結合式(6)，最終該雙平衡混頻電路輸出的中頻信號uIF可近似由式(7)表達，

其中ZRCL是由晶體管M11、M12漏端節點看進去的輸出等效阻抗.由此可見，該電路完成了對輸入的差分射頻信號us與差分本振信號ulo的相乘，實現了雙平衡混頻.且混頻輸出的中頻信號uIF中不包含與us、ulo相關的多次非理想項.此外，通過調節衰減系數k，可進一步改善該電路的輸入線性度.

2.2 新型雙平衡混頻器的輸出級

輸出級的核心電路如圖3 所示.其中晶體管M13-M17，電容C3、C4構成了一個差分推挽放大器，M13為該差分推挽放大器提供恒定的靜態電流，通過合理設計M13的寬長比及其柵極偏置電壓，可以保證該放大器在提供足夠增益的同時產生盡可能小的功率損耗;C3、C4為隔直電容，保證M14-M17獲得穩定的柵極偏置電壓，同時保證圖2 所示混頻級電路輸出的中頻信號uIF可以無損地耦合到M14-M17的柵極;M14、M15與M16、M17構成的互補推挽對的特點是具有很寬的帶寬(-3 dB)，并且有很高的輸出擺幅.因此，這類放大器很適合用于對線性度及速度有高要求的混頻或乘法電路的輸出緩沖與放大.

晶體管M18至M21構成了對稱的兩對源極跟隨器，C1、C2是對該電路輸出差分信號uout的進一步低通濾波.圖4 是圖3 中M18、M19構成的源隨器的小信號等效圖.Rm18是M18的等效阻抗，M19可以等效為兩個受控電流源并聯，gm19、gmb19分別是晶體管M19的柵跨導和襯源之間的等效跨導，uin是該電路輸入小信號，ubs1是M19的襯源偏壓.可見，該源隨器的輸入阻抗近似為無窮大，通過源隨器可以實現與前級電路的良好級連;該源隨器輸出阻抗很低，通過調節M18、M19的寬長比，使等式(8)成立:

電路的輸出阻抗Rout與片外后繼電路2 端口等效網絡的輸入阻抗Zin近似相等，即可方便地實現與片外后繼電路之間的阻抗匹配.雖然源隨器的電壓增益近似為1，但源隨器可以通過增大輸出電流，提高信號功率，增強電路輸出驅動能力.

圖4 源隨器小信號等效圖Fig.4 Simplified small signal model in source follower

另外，通過電容C5、C6可以完成對既定頻率的源隨器輸出信號進行一階低通濾波，進一步提高了電路的信噪比質量.該輸出級電路提供的總電壓增益A 為:

式中，I13為尾電流管M13的輸出電流，W15/L15與W14/L14為M14、M15的寬長比，K'15、15與K'14、14分別為M14、M15的跨導參數與溝道調制系數.

3 實驗及測試

文中基于0.18 μm RF CMOS 標準工藝，實現了新型高線性度雙平衡混頻器芯片的流片驗證，圖5是芯片的實物顯微照片，片內沒有集成電感.芯片總面積為0.5 mm2，芯片滿足超寬頻帶范圍內的信號混頻與相乘.

圖5 設計的雙平衡混頻器芯片實物顯微照片Fig.5 Microscope photograph of the designed doublebalanced mixer chip

參照DCS-1800 移動電話—混頻通信標準，該芯片測試選用的輸入射頻頻率、本振頻率以及輸出中頻頻率的測試值，分別設計為1.825 GHz、1.6 GHz 和225 MHz.

圖6 為采用泰克RSA3303A 頻譜儀監測到的芯片混頻輸出的中頻信號的頻譜.此時混頻器芯片射頻輸入信號為頻率1.825 GHz、功率-40 dBm 的正弦信號，本振輸入信號為頻率1.6 GHz、功率-10 dBm的正弦信號;為了對頻譜儀進行功率保護，在頻譜儀與混頻器芯片之間連接了一個衰減器.測試頻譜圖反映出混頻器芯片輸出了頻率為225 MHz 的穩定純凈中頻信號.

圖6 雙平衡混頻器芯片輸出的中頻信號頻譜Fig.6 Output intermediate frequency signal spectrum of the designed mixer chip

在固定射頻頻率的前提下，測試不同輸入功率的射頻信號所對應的芯片輸出中頻信號的功率強度，基于實測結果采用描點法統計并結合Matlab 軟件繪制出了所設計的混頻器芯片的1dB 壓縮點和三階交調測試曲線，如圖7 所示.結果表明，混頻器芯片1 dB 壓縮點為2.9 dBm，三階交調點為16 dBm.

圖7 1 dB 壓縮點及三階交調曲線Fig.7 Curves of 1 dB compression point and third-order intermodulation

表1 示出了對所設計的混頻器芯片和參考文獻中列舉的混頻器芯片性能的對比情況.可以看出，文中所設計的混頻器芯片在反映線性度的1dB 壓縮點、三階交調指標上有較大的提高.

表1 文中所設計的混頻器芯片與參考文獻列舉的對比Table 1 Comparisons between the designed mixer chip and the reported ones

4 結語

文中采用0.18 μm RF CMOS 工藝，完成了一款用于無線通信射頻系統的高線性度雙平衡混頻器芯片的設計與流片.該設計采用一種新型的全差分相乘結構，實現了高線性度、低復雜度的雙平衡混頻或相乘的功能.該設計輸出級的高速全差分推挽放大器與源隨器，可為混頻提供功率增益補償，并實現與片外電路之間高隔離度的阻抗匹配性能.該混頻器還可用于對超高頻信號的相乘.芯片功耗25 mV，具有2.9 dBm 的1 dB 壓縮點、16 dBm 的三階交調性能，滿足了高速的寬帶無線通信射頻系統對高線性度指標的苛刻要求.

［1］王光義，丘水生，馬在光.相干DCSK 混沌通信系統的多用戶噪聲性能［J］.華南理工大學學報:自然科學版，2003，31(12):1-4.Wang Guang-yi，Qiu Shui-sheng，Ma Zai-guang.Noisy multiuser performance of coherent DCSK chaos communication systems［J］.Journal of South China University of Technology:Natural Science Edition，2003，31(12):1-4.

［2］Mirzaei A，Darabi H，Leete J C，et al.Analysis and optimization of current-driven passive mixers in narrowband direct-conversion receivers ［J］.IEEE Journal of Solid-State Circuits，2009，44(10):2678-2688.

［3］Lont M，Milosevic D，Baltus P G M，et al.Analytical passive mixer power gain models［C］∥IEEE International Symposium on Circuits and Systems (ISCAS 2010).Paris:IEEE Circuits and Systems Society，2010:2386-2389.

［4］Theodore S Rappaport.Wireless communications:principles and practice［M］.2nd ed.Upper Saddle River:Prentice Hall，2002:565-568.

［5］Lee T H.The design of CMOS radio-frequency integrated circuits［M］.2nd ed.Cambridge:Cambridge University Press，2004:404-437.

［6］Lu Tai You，Chen Wei Zen.A 3 10 GHz，14 bands CMOS frequency synthesizer with spurs reduction for MB-OFDM UWB system ［C］∥IEEE International Solid-State Circuits Conference (ISSCC 2008).Digest of Technical Papers.San Francisco:IEEE Solid-state Circuits Society/University of Pennsylvania，2008:126-601.

［7］Seo Jeong Bae，Kim Jong Ha，Sun Hyuk，et al.A low-power and high-gain mixer for UWB systems［J］.IEEE Microwave and Wireless Components Letters，2008，18(12):803-805.

［8］Sulivan P J，Xavier B A，Ku W H.Low voltage performance of a microwave CMOS Gilbert cell mixer［J］.IEEE Journal of Solid-State Circuits，1997，32(7):1151-1155.

［9］Tang C C，Lu W S，Van L D，et al.A 2.4-GHz CMOS down-conversion doubly balanced mixer with low supply voltage［C］∥IEEE International Symposium on Circuits and Systems (ISCAS 2001).Sydney:IEEE Circuits and Systems Society，2001:794-797.

［10］武振宇，馬成炎，葉甜春，等.一種適用于低中頻和零中頻GPS 接收機的CMOS 混頻器［J］.微電子學，2010，40(4):481-484，490.Wu Zhen-yu，Ma Cheng-yan，Ye Tian-chun，et al.A CMOS mixer for low IF and zero IF GPS receiver［J］.Microelectronics，2010，40(4):481-484，490.

［11］莊海孝，馬成炎，葉甜春，等.一種應用于GPS 射頻前端的低噪聲混頻器［J］.微電子學，2009，39(2):146-149，154.Zhuang Hai-xiao，Ma Cheng-yan，Ye Tian-chun，et al.A low-noise mixer for GPS receiver［J］.Microelectronics，2009，39(2):146-149，154.

［12］邵牟舟，秦世才，賈香鸞.MOS 模擬平方器的應用研究［J］.半導體雜志，1994，19(4):18-22，27.Shao Mou-zhou，Qin Shi-cai，Jia Xiang-luan.Research on MOS analog squarer ［J］.Semiconductor Magazine，1994，19(4):18-22，27.

［13］戴瀚斌，張玉明，張義門，等.一種寬輸入范圍CMOS模擬乘法器的優化設計［J］.現代電子技術，2008，31(1):140-143.Dai Han-bin，Zhang Yu-ming，Zhang Yi-men，et al.Optimized design of a CMOS analog multiplier with wide input range［J］.Modern Electric Technique，2008，31(1):140-143.

［14］Ho S S K，Saavedra C E.A CMOS broadband low-noise mixer with noise cancellation［J］.IEEE Transactions on Microwave Theory and Techniques，2010，58(5):1126-1132.

［15］Kim N，Aparin V，Larson L E.A resistively degenerated wideband passive mixer with low noise figure and high IIP2［J］.IEEE Transactions on Microwave Theory and Techniques，2010，58(4):820-830.

［16］Poobuapheun N，Chen W-H，Boos Z，et al.A 1.5 V 0.7–2.5-GHz CMOS quadrature demodulator for multiband direct-conversion receivers ［J］.IEEE Journal of Solid-State Circuits，2007，42(8):1669-1677.

［17］Pan Z L，Jiang P C，Zhang L，et al.Low flicker noise and high linearity passive mixer in 0.18μm CMOS for direct conversion receiver［C］∥IEEE Asia Pacific Conference on Postgraduate Research in Microelectronics ＆ Electronics.Shanghai:IEEE Circuits and Systems Society，2009:21-24.