基于簡化電阻電容電路的單粒子效應應用研究

鄧 全,王天琦,李 鵬,張民選,肖立伊

(1.國防科學技術大學計算機學院,湖南 長沙 410073;2.哈爾濱工業大學航天學院,黑龍江 哈爾濱 150006)

基于簡化電阻電容電路的單粒子效應應用研究

鄧 全1,王天琦2,李 鵬1,張民選1,肖立伊2

(1.國防科學技術大學計算機學院,湖南 長沙 410073;2.哈爾濱工業大學航天學院,黑龍江 哈爾濱 150006)

隨著器件尺寸縮小至納米級，微觀粒子對半導體器件的影響變得越來越明顯。器件可靠性的研究近年來逐漸引起了人們的重視，開展了很多相關研究。以研究單粒子翻轉效應為核心，在傳統混合仿真的基礎上，采用簡化RC電路模型對簡化電路的應用進行研究，總結了電阻和電容值變化對等效電路中敏感節點處電學特性變化的規律，探究了使用Id-Vd曲線判斷單粒子翻轉的準確性，提出了在研究臨位翻轉時，通過單次實驗即可有效預測臨位翻轉情況的方法。根據實驗所得的電壓電流曲線圖形特點對它們進行分類，從而判斷臨位翻轉。通過模擬實驗與預測結果比對，兩者的結果相符，預測有較高準確性。

單粒子效應；軟錯誤；簡化電阻電容電路模型；臨位翻轉預測

1 引言

隨著電子技術和空間科技的發展，微電子器件尺寸逐漸縮小，面臨輻射環境的時間逐漸增多，原本忽略不計的效應產生的影響越來越大。研究單粒子效應變得更加重要，對單粒子效應的研究逐漸成為一個熱點[1,2]。

單粒子效應研究方法有很多，如全3D仿真、混合仿真以及電路仿真。各種方法的優缺點不同，在全3D仿真中仿真結果與實驗結果最相符合，結果準確，而電路仿真仿真時間相對較快，但實驗結果誤差較大。相比于之前的方法，簡化RC(Resistor-Capacitor)電路結構模型具有效率高、仿真時間少、實驗結果準確、電路結構簡單的優點。但是，相比于傳統電路，它的相關研究開展較少，缺乏面對多樣應用環境的使用方法和判斷相關效應的標準。由于簡化RC電路和傳統電路存在細節差異，并不是所有傳統電路的判斷標準以及研究方法都適用于簡化電路。針對這一問題，本文以簡化RC電路為基礎，綜合各方面研究論述已有的簡化電路應用標準，總結規律，提出了在復雜環境下適用簡化電路更有效的判斷方法。

2 簡化RC電路簡介

以基本4管SRAM存儲單元為例，對簡化RC電路[3]進行說明。傳統的仿真結構如圖1所示，使用簡化電路的結構如圖2所示。在這個例子中，僅對單個反相器NMOS管漏極進行粒子轟擊[4]，所以將其他三個MOS管等效為電阻和電容。發生單粒子翻轉的情況下，以敏感期間器件的漏電流和漏電壓為對比量，考察了兩個電路的等效性。其中漏電流與時間的變化關系如圖3所示。

Figure 1 Mix simulation of SRAM unit圖1 SRAM單元混合仿真示意圖

Figure 2 Simplified RC circuit mode圖2 簡化RC電路模型示意圖

通過實驗總結漏區電流電壓隨電阻值和電容值的變化規律如下：

電阻值越小，漏區電流峰值越大，電阻值變化對電流峰值影響不是很明顯，一般調節10倍的關系才能看出電流變化。電阻值越小，漏區電壓的谷值越高，電阻值變化對電壓谷值的影響顯著。這種現象的出現是由于當單粒子碰撞效應發生的時候，漏區產生的脈沖電流是一定的，所以漏區上半部分電阻和電壓成正比，電阻值越小，電壓越小，在漏區節點的電壓值越大。

Figure 3 Current of drain in intrinsic circuit and simplified circuit圖3 簡化電路和原有電路漏區電流對比

改變電容值對漏區電壓谷值的影響很小，但是電壓恢復速度變快了。改變電容值對漏區電流峰值的影響顯著，電容值越小漏區電流越小。

利用這兩個規律，通過調節電容值來匹配脈沖電流峰值，調節電阻值來匹配漏區電壓谷值的方法已達到匹配兩種電路的目的。

建立好簡化RC電路后，進行模擬仿真，相比于普通混合模擬而言，仿真時間縮短為原來的1/3，而仿真結果基本一致，測量臨界LET(Linear Energy Transfer)值的誤差在0.1%～0.2%。

3 簡化電路單粒子翻轉判斷方法

3.1 電路抗輻照能力評估

在常規電路中一般使用單粒子翻轉效應SEU(Single Event Upset)截面積 (σ=Ν/Φ)進行判斷。通常是測量翻轉截面σ(每單位通量所測到的翻轉個數)隨有效能量線性傳遞(離子的線性能量傳輸值除以入射束流表面夾角的余弦值)的變化關系曲線來表示某器件的抗單粒子能力。

3.2 現有單粒子翻轉判斷方法及改進

3.2.1 平穩效應

簡化電路模型中出現了平穩效應[5]，在簡化RC電路中截止NMOS管的漏區電流時會在電流脈沖之后出現一段平穩的電流，通過實驗對比發現，當發生單粒子翻轉效應時有平穩階段，當沒有發生單粒子效應時不會出現平穩階段。

圖4顯示了在RC電路中在三個不同LET值下漏極電流隨時間變化的曲線。在混合仿真電路中，當LET=0.3 MeV·cm2/mg時，電路狀態未發生翻轉；當LET=5 MeV·cm2/mg時，兩種電路狀態發生了翻轉。如圖4所示，在簡化電路中，漏電流隨時間的變化在LET=5 MeV·cm2/mg時出現了平穩態，由此看出，平穩階段可以作為存儲單元翻轉的一個指示器。但是這種方法存在一個不準確的地方，就是臨界LET值下也不會出現平穩效應?；旌戏抡骐娐窚y出截止NMOS管的臨界LET值為0.5 MeV·cm2/mg，在這個LET值下截止管恰好沒發生翻轉，而圖4中在LET為0.5 MeV·cm2/mg的簡化電路中漏區電流還是出現了平穩效應。

Figure 4 Steady effect in simplified circuit圖4 簡化電路平穩效應圖

3.2.2 封閉曲線法

在混合仿真的情況下，可以利用Id-Vd曲線圖是否封閉來判斷狀態是否發生翻轉。在簡化電路中仍然可以利用這對變量來考察，不過判斷的方法發生了改變。

在傳統電路仿真中，漏區電流會產生一個脈沖，最終電流值會恢復到0 mA；而輸入和輸出電壓在發生單粒子碰撞之后，也會恢復到初始值。觀察Id-Vd曲線變化特性，可以看出當未發生單粒子翻轉效應的時候，在Id-Vd曲線中會呈現一個如圖5所示的封閉圓圈；反之，當發生單粒子翻轉效應時，漏區電流的變化情況基本保持一致，輸入和輸出電壓不會恢復到初始狀態，而是變成相反的極性，所以在Id-Vd曲線中不會產生封閉的圓圈，出現的是一個開放式曲線。第一個被破壞的環形就是臨界LET值。如圖5所示為各個LET值下的圖形變化規律。

在簡化電路中，輸入和輸出電壓不管在哪種情況下都會恢復到原來的初始電壓，所以在Id-Vd電壓曲線中形成封閉環形，也就不會有被破壞的臨近曲線，所以需要找到一個標準來幫助判斷SEU是否發生了。在圖5中畫出的臨界線，可以被看成是一個界線。這個曲線是混合仿真電路發生臨界翻轉時封閉環形沿y軸的切線。從圖6中可以看出VD=0.178 V，使用這個切線可判斷狀態是否發生翻轉。對于切線左邊的Id-Vd曲線會發生翻轉，對于切線右邊的Id-Vd曲線不會發生SEU。對比混合仿真的實驗結果,臨界LET都為0.5 MeV·cm2/mg。

Figure 6 Id-Vd in simplified circuit圖6 簡化電路中漏極電流電壓變化示意圖

4 簡化電路臨位翻轉研究

4.1 實驗環境

采用8個SRAM單元組成的存儲陣列為研究電路環境。由于在多SRAM單元中，每個單元具有相對獨立性，所以在單個SRAM單元得到的判斷單個位置單粒子翻轉效應的結論可以用在多單元結構之中。單粒子打擊某個位置的時候可能引起多位翻轉[6],對打擊點的相鄰位置進行考察。

利用TCAD工具繪制90 nm條件下的8個單元的SRAM存儲器結構，由于發生單粒子效應的敏感區域是截止管的漏區，所以本文只畫出了8個處于截止狀態的NMOS管，如圖7所示。在此使用截止管NMOS的3D模型，采用了共源區的結構，其中這8個NMOS共用一個P阱，根據單個SRAM單元的連接方法利用簡化電路圖連接這8個NMOS管。

器件平面為XZ平面，本例沿著Y軸方向垂直入射，入射點均勻分布在器件表面，共計24個節點，其中12個節點位于NMOS器件的源區或者漏區，12個節點位于器件的P阱區。從上到下從左到右定義1～24號入射位置。其中12個入射在器件源區漏區的點一起對比，另外12個入射阱區域的點放在一起對比,如圖8所示。

Figure 7 Simplified circuit structure of eight SRAM units圖7 八個SRAM單元簡化電路等效結構圖

Figure 8 Location of gain impacting圖8 粒子打擊位置示意圖

當LET=5 MeV·cm2/mg時，入射1號NMOS管漏區，對比混合仿真和簡化電路仿真曲線，在混合仿真中觀察到NMOS管發生單粒子翻轉，利用簡化電路判斷標準考察Id-Vd，發現結果一致。這證明在多單元SRAM電路中簡化電路一樣適用。

4.2 臨位翻轉判斷和預測方法

一般對臨位翻轉進行判斷的時候，需要對單個節點進行多次不同LET值下的打擊，然后分別進行測試，直到臨位發生翻轉才能做出臨位發生翻轉臨界條件及可能性的判斷。在此提出在簡化電路環境下能有效預測臨位是否具有發生翻轉的可能性的方法，不需要多個臨位的臨界翻轉條件即可在單次實驗中分析臨位翻轉的可能性，減少了實驗次數。由于不需要臨界翻轉條件這個信息，這種方法可以應用于復雜系統中多位翻轉的研究[7]，從而減少實驗時間。

打擊一個位置之后，對各個節點進行Id-Vd曲線測試，多次實驗后可以發現曲線呈現規律。

如圖9所示，該Id-Vd曲線一般出現在測試點為打擊點的時候，采用之前討論的簡化電路判斷翻轉方法，觀察左側邊界與V=0.175 V的位置關系判斷翻轉情況，如果左側邊界在V=0.175 V左側則發生翻轉，反之沒有發生。觀察相應SRAM單元輸入輸出電壓,所得結論與判斷一致。

Figure 9 First law圖9 規律一

如圖10所示，該Id-Vd曲線一般出現在測試點為打擊點相鄰位置的時候。其曲線左邊界位于V=0.175 V左邊，觀察相應SRAM單元輸入輸出電壓,判斷出該點發生翻轉，即臨位翻轉。

Figure 10 Second law圖10 規律二

如圖11所示，該Id-Vd曲線一般出現在測試點為打擊點相鄰位置的時候。其曲線左邊界位于V=0.175 V右邊，觀察相應SRAM單元輸入輸出電壓,判斷出該點沒有發生翻轉，即無臨位翻轉。從后續實驗可以看出,在打擊點和測試點一致的情況下，提高LET值，圖11總會轉化為圖10。

Figure 11 Third law 圖11 規律三

如圖12所示，該Id-Vd曲線一般出現在測試點為打擊點相鄰位置的時候。觀察相應SRAM單元輸入輸出電壓,判斷出該點沒有發生翻轉，即無臨位翻轉。后續實驗中不管如何提高LET,圖形特征都不變，都不會發生翻轉。

Figure 12 Forth law圖12 規律四

從圖10和圖11中可以看出，兩者的區別僅在于左邊界的位置。通過對比實際翻轉情況可以說明，在簡化電路中判斷單粒子翻轉和判斷臨位翻轉的標準一致，可以采用同樣的方法判斷。通過多次實驗總結出圖10和圖11有內在聯系，可以通過改變外部條件(如LET值)使其相互轉化，即斷定有如圖10和圖11所示的圖形特征的點都具有發生臨位翻轉的可能。這為判斷是否具有臨位翻轉可能性提供了依據。

4.3 預測驗證

通過在兩個LET值下進行仿真實驗，得到不同位置的Id-Vd曲線，根據之前提出的標準進行判斷，統計出發生多位翻轉的次數。在這里選用兩個LET值，LET= 5 MeV·cm2/mg，LET=75 MeV· cm2/mg。在第一種情況下，LET值相對較小，不會發生多位翻轉；在第二種情況下，會發生多位翻轉。之所以選用第一種情況是想利用上一節提出的圖形規律來預測多位翻轉的趨勢，并與高LET值下多位翻轉進行對比。

在第一種情況下LET很小，通過觀察圖形來進行預測。當這其中的某一個位置發生單粒子碰撞時，可以采用上面提出的規律進行預測，預測出在該位置高LET值下能否引起相應的臨位翻轉。

以位置10為例，當單粒子碰撞發生在10號位置時，1、3、17、19的Id-Vd曲線，規律符合上述規律中的第三個，說明沒有發生單粒子翻轉，不過有發生臨位翻轉的趨勢。

觀察其他點的Id-Vd曲線，基本圖形特征相同，符合上述規律的第四種情況，在環形區域上方有一個尖峰，說明這些位置沒有發生狀態翻轉，而且即使提高LET值在這些位置也不會發生臨位翻轉。

之后在LET=75 MeV·cm2/mg時，對10號位置進行碰撞仿真，從而對比實際情況和理論估計。根據新標準來比較封閉環形曲線，結果發現當單粒子入射10號位置時，發生了4位翻轉，位置是1、3、11、19。與理論估計相一致，證明理論正確。觀察低LET值下預測不能發生翻轉的位置，圖形規律仍然與之前符合，尖峰橫跨電壓值變化不大。

通過上述分析對比論證，總結預測規律如下：使用簡化RC電路在低LET值下進行單粒子碰撞仿真實驗，觀察各個位置的Id-Vd仿真圖形，根據其圖形規律與之前的規律對比并歸類，得到具體的圖形規律。當符合第一種情況時，該位置已經發生了單粒子翻轉，并且引起該位置翻轉的恰好是該位置的單粒子碰撞；當符合第二條規律時，該位置也發生了單粒子翻轉，不過引起該位置翻轉的不是該位置的單粒子碰撞而是相鄰位置的單粒子碰撞；當符合第三條規律時，該位置尚未發生單粒子翻轉，不過該位置在高LET值下具有發生臨位翻轉的可能性；當符合第四條規律時，該位置沒有發生單粒子翻轉，在高LET值下也不會發生單粒子翻轉。

5 結束語

本文以簡化RC電路為基礎，對SRAM單元和陣列進行了研究分析，總結了在建立簡化電路過程中電阻和電容對相應電學參數的影響規律，確定了判斷單粒子翻轉效應的標準，找到了判斷臨位翻轉的規律，而且對判斷臨位翻轉的方法進行了優化。當測試臨位點Id-Vd曲線符合之前的規律時，根據相應規律判斷臨位翻轉可能性。

簡化RC電路中的研究應用不僅僅適用于計算機仿真中也可以用在實物仿真中。由于實體質子發射器等普遍提供的LET值不高，所以在實物中可以利用簡化RC電路進行實驗。

[1] Xing Ke-fei,Yang Jun, Ji Jin-ming. Radiation effect to SRAM-based FPGA in space[J]. Microelectronics & Computer,2006,23(12):107-110.(in Chinese)

[2] He Chao-hui, Chen Xiao-hua, Li Guo-zheng. Simulation calculation of single event upset effects for high energy protons[J]. Chinese Journal of Computational Physics, 2002,19(4):367-371.(in Chinese)

[3] Castellani-Coulie K, Portal J-M, Micolau G, et al. Analysis of SEU parameters for the study of SRAM cells reliability under radiation[C]∥Proc of LATW’11, 2011 12th Latin American.2011:1-5.

[4] Ethan H.Cannon and manuel cabanas-holmen,heavy Ion and high energy proton-induced single event transients in 90 nm inverter, NAND and NOR gates[J]. IEEE Transactions on Nuclear Science, 2009, 56(6):3511-3518.

[5] Castellani-Coulie K,Toure G,Portal J M,et al.Circuit effect on collection mechanisms involved in single event phenomena:Application to the response of a NMOS transistor in a 90 nm SRAM cell[J]. IEEE Transactions on Nuclear Science, 2011,58(3):870-876.

[6] Correas V, Saigne F, Sagnes B, et al. Prediction of multiple cell upset induced by heavy ions in a 90 nm bulk SRAM[J]. IEEE Transactions on Nuclear Science, 2009,56(4):2050-2055.

[7] Rezgui S, Won R, Tien J. SET characterization and mitigation in 65-nm CMOS test structures[J]. IEEE Transactions on Nuclear Science,2012,59(4):851-859.

附中文參考文獻:

[1] 邢克飛，楊俊，季金明．空間輻射效應對SRAM型FPGA的影響[J]．微電子學與計算機,2006， 23(12)：107-110.

[2] 賀朝會,陳曉華,李國政．高能質子單粒子翻轉效應的模擬計算[J]．計算物理,2002,19(4)：367-371.

DENG Quan,born in 1989,MS candidate,his research interests include radiation effect and hardness technology.

王天琦(1983-),男,黑龍江哈爾濱人，碩士，研究方向為集成電路輻射效應。E-mail:wangtianqilove@126.com

WANG Tian-qi,born in 1983,MS,his research interest includes radiation effect of integrate circuit.

李鵬(1986-),男,吉林吉林人，博士，研究方向為集成電路輻射效應與加固技術。E-mail:li1986p@163.com

LI Peng,born in 1986,PhD,his research interests include radiation effect and hardness technology.

張民選(1954-),男，湖南邵陽人，教授，博士生導師，研究方向為高性能計算機系統和微電子技術。E-mail:mxzhang@nudt.edu.cn

ZHANG Min-xuan,born in 1954,professor,PhD supervisor,his research interests include high performance computer system, and microelectronics technology.

肖立伊(1960-),女，黑龍江哈爾濱人，博士，教授，博士生導師，研究方向為集成電路可靠性。E-mail:xiaoly@hit.edu.cn

XIAO Li-yi,born in 1960,PhD,professor,PhD supervisor,her research interest includes reliability of integrate circuits.

Single event effects applied research based on a simplified resistor-capacitor circuit

DENG Quan1,WANG Tian-qi2,LI Peng1,ZHANG Min-xuan1,XIAO Li-yi2
(1.College of Computer,National University of Defense Technology,Changsha 410073;2.School of Astronautics,Harbin Institute of Technology,Harbin 150006,China)

As technology scales down to nanometer, the effect of microscopic particles on semiconductor devices becomes more and more influential. In recent years, studies of device reliability gradually attract the attention of people and a lot of researches are carried out. The paper pays attention to the effect of Single Event Upset and uses the simplified RC circuit model to study the application of simplified circuit on the basis of traditional simulation. It also summarizes the law of resistance and capacitance values that changes the electrical properties at the sensitive node electrical properties of the equivalent circuit and explores the accuracy of SEU estimation using curveId-Vd. A method of predicting the adjacent position upset in single test is proposed. According to the characteristics of experiments’Id-Vdcurve, a prediction can be made by classifying them. Simulation results are compared with the prediction results, proving that they are the same and the prediction is accurate and valid.

SEU；soft error；simplified RC circuit；prediction of adjacent position upset

2013-08-06;

2013-10-27

國家自然科學基金資助項目(60970036);教育部博士點基金資助項目(20124307110016)

1007-130X(2014)03-0420-06

TN405

A

10.3969/j.issn.1007-130X.2014.03.008

鄧全(1989-),男,吉林長春人，碩士生，研究方向為集成電路輻射效應與加固技術。E-mail:dq19890723@126.com

通信地址：410073 湖南省長沙市國防科學技術大學計算機學院學員5隊

Address:Team 5,College of Computer,National University of Defense Technology,Changsha 410073,Hunan,P.R.China