基于干擾動態響應機理的SiC MOSFET驅動設計

邵天驄 鄭瓊林 李志君 李 虹 劉建強

基于干擾動態響應機理的SiC MOSFET驅動設計

邵天驄1鄭瓊林1李志君2李 虹1劉建強1

（1. 北京交通大學電氣工程學院 北京 100044 2. 泰科天潤半導體科技（北京）有限公司 北京 100192）

目前碳化硅（SiC）MOSFET大多沿用Si MOSFET和IGBT的驅動設計方法。然而，由于SiC MOSFET相比Si器件具有更高的開關速度，因而柵極內阻、驅動回路電感和功率回路電感導致的柵源電壓干擾情況也值得探索。該文分析柵源電壓干擾產生的過程，進而歸納提煉出一種基于干擾動態響應機理的SiC MOSFET驅動參數標幺化設計方法。從開關結電容的等效電路出發，推導出功率回路和驅動回路的傳遞函數，基于驅動和功率雙回路傳遞函數，研究揭示柵源電壓的干擾動態響應機理。進而，引入標幺化的參數表達形式，以標準量化驅動參數對于柵源電壓干擾傳導路徑的影響，提出基于干擾動態響應機理的SiC MOSFET驅動設計原則。最后，搭建雙脈沖實驗平臺，驗證該驅動設計原則的合理性。

SiC MOSFET 驅動設計 柵源電壓干擾 動態響應

0 引言

以碳化硅（SiC）、氮化鎵（GaN）為代表的寬禁帶半導體器件為電力電子領域的技術革新提供了契機[1-6]。由于寬禁帶材料的使用，功率半導體器件可以工作在更高電壓、更快頻率下[7-12]。然而，在實際應用中，更高的開關速度造成橋臂結構中的兩個器件之間相互干擾，引發的柵源電壓干擾問題不可忽視[13-16]。

橋臂結構電路的兩個SiC器件之間相互作用，在開關瞬態過程中，SiC器件的米勒電容被迫再次充放電，產生位移電流，影響柵極電壓穩定性，柵源電壓受到干擾，產生正向尖峰和負向尖峰。柵極電壓正向尖峰過高將引發誤導通現象[17]，其中不完全的誤導通將增大開關損耗[18]，而完全的誤導通將造成橋臂短路并引起器件過電流損壞[19]；柵極電壓的負向尖峰過高將影響器件壽命[20-22]，甚至造成柵極過電壓擊穿導致器件失效[23]。高速率開關的器件引起的柵源電壓干擾現象更為顯著，若無法提供足夠穩定的柵極電壓將導致系統降頻工作，限制變換器系統的進一步高頻化和小型化。為從驅動設計的角度有效防治柵源電壓干擾，首先需要探索掌握其產生機理，因此，國內外學者從數學建模的角度入手，對柵源電壓干擾的機理進行了深入探討。

文獻[24]著眼于確定開關速度的關鍵限制因素，進而依據電壓變化率、驅動電阻和結電容等效電路估算因干擾引起的柵源電壓最大變化值。文獻 [25]詳細介紹了10kV SiC MOSFET在開關瞬態時的表征，進而在極端情況下，即假設通過器件的米勒電容的所有電流都對其柵源電容進行充電時，通過結電容等效電路估算最大柵源電壓變化幅度。這些機理模型分析刻畫和描述了干擾對柵源電壓的影響結果，為深入分析柵源電壓干擾的產生機理并精確描述打下了堅實基礎。然而，這些較為簡單的機理模型并未深入闡述產生振蕩的機理，僅考慮干擾引發的干擾尖峰，未考慮關鍵的柵極內阻、驅動回路電感和功率回路電感影響，以至于不能全面認識高速開關動作對柵源電壓干擾的動態特性。文獻[26]首先建立了考慮高壓增強型GaN器件的非線性和特性模型，然后將器件特性與各種電路參數相結合，建立了電路級模型，最后將分段切換過程模型和PSpice仿真相比較，證明該模型獲得了更精確的分析結果。文獻[27]考慮所有的電路寄生參數，分析并建立數學模型，對柵源電壓干擾造成的誤導通現象進行了全面的定量分析，為工程實踐中的MOSFET選型、PCB設計和調試提供了準確的參考，可用來評估、判斷誤導通問題的發生。文獻[19]基于MOSFET等效結電容模型、戴維南定理和疊加原理，并考慮MOSFET體二極管反向恢復、漏源電壓變化的非線性以及驅動回路電感的影響，研究提出了一種柵源電壓干擾分析模型，由變換器的寄生參數明確對應表示。然而，這些復雜的機理模型考慮的電路雜散參數過多，引入過多非主導參數，無法明確關鍵雜散參數，因此也就無法避免繁雜的計算過程，不能有效地直接面向工程應用指導驅動設計。目前SiC MOSFET大都沿用Si MOSFET和IGBT的驅動設計方法。由于SiC MOSFET相比Si器件具有更高的開關速度，因而柵極內阻、驅動回路電感和功率回路電感導致的柵源電壓干擾情況，也值得探索。

本文研究揭示柵源電壓的干擾動態響應機理，進而引入標幺化的系統參數表達形式以標準量化驅動參數對于柵源電壓干擾傳導路徑的影響，提出基于干擾動態響應機理的SiC MOSFET驅動設計原則。

1 高速開關動作的干擾路徑

圖1為橋臂結構中的等效電路。橋臂下管QL采用器件的結電容等效電路代替，用于分析暫態過程中的柵源電壓受到上管QH開關切換時的干擾情況。為方便起見，QH干擾到橋臂下管（本文簡稱為主動管）；QL受到橋臂上管干擾（本文簡稱為被動管）。橋臂結構負載電流L正方向由橋臂中點流出，回到直流母線中點。

圖1 橋臂結構中的等效電路

1.1 柵源電壓干擾的產生過程

圖2展示了圖1所示橋臂結構中SiC MOSFET柵源電壓干擾產生的示意圖。為簡便起見，本文僅針對電力電子變換器中常見的橋臂結構電路，展開動態過程分析，L為負載電流，流出橋臂中點為正方向。從0時刻開始，主動管QH的漏源電壓開始上升，DS開始下降，QH干擾被動管QL柵源電壓GS的過程如下所述。

圖2 橋臂結構中的柵源電壓干擾

模態9[8,9]：8時刻，QL漏源電壓DS升高到DC。在這一階段，DS的高頻振蕩將激勵QL柵源電壓GS產生高頻振蕩，振蕩持續到9時刻，QL柵源電壓GS返回到負向關斷偏置電壓EE。進入新的穩態過程，直到下一周期開始。

下面將分別建立功率回路模型和驅動回路模型，描述柵源電壓響應高速開關干擾源的動態過程，揭示柵源電壓的干擾動態響應機理。

1.2 柵源電壓對干擾的動態響應

圖3 等效簡化電路

ds為ds上的電壓（角標為小寫，與之相區分，引腳兩端的漏源電壓的角標為大寫，即DS）；m為gd與gs中間點的電壓。數值上，有mds，且功率回路具有相對較大的電流流通，因此，從dis到ds的部分可以近似認為與驅動回路的阻抗m無關，從圖3a可得等效簡化電路圖3b，將功率回路與驅動回路等效拆解分別分析。進而可以得到

設i()為驅動回路傳遞函數，o()為功率回路傳遞函數，則有

其中

省略高階無窮小系數后的特征多項式為

式（4）即為柵源電壓干擾動態模型的解析表達式。采用不同器件，無需重新獨立構造干擾路徑傳遞函數的特征多項式。僅需要根據器件數據手冊提供的暫態特性參數，在式（4）的特征多項式中代入具體數值，即可獲得干擾路徑傳遞函數的特征多項式。為了便于分析功率回路、驅動回路不同參數的作用，有針對性地優化PCB設計和布局，柵源電壓干擾的等效電路如圖4所示，即獲得描述柵源電壓對干擾的動態響應的等效電路。圖中，GS為器件引腳兩端的柵源電壓，gs為器件結電容電容gs的電壓。

2 柵源電壓干擾的標幺化數學模型

在獲得驅動回路和功率回路傳遞函數的基礎上，本節將繼續歸納總結該傳遞函數的特性。干擾路徑的特性可以用其傳遞函數的特征多項式()描述，為方便研究，描述柵源電壓干擾的標準二階系統為

圖4 柵源電壓干擾的等效電路

()的阻尼比為

()的無阻尼自振頻率為

具有較高的漏源電壓斜率是SiC MOSFET工作頻率提高時的重要特征之一。實際上，漏源電壓是具有一定斜率的周期脈沖電壓，其影響可以近似用驅動回路傳遞函數i()對斜率為=±DC/r（±代表脈沖電壓干擾的上升沿和下降沿）的斜坡信號響應描述。需要說明的是，SiC MOSFET的運行過程中，r與驅動回路的參數相關，然而，為了突出主要矛盾，在分析時將斜率近似視為固定值。估算斜率時，根據調試經驗，推薦取外部驅動電阻在數值上等于柵極內電阻g時，器件電壓上升下降時間的平均值為r。驅動回路傳遞函數i()對斜坡信號的響應為

由終值定理可知，響應的終值(∞)為

如第1.1節所述，模態1和模態8期間，DS以斜坡信號的形式干擾GS。DS斜坡變化階段結束后，DS呈現明顯的振蕩現象，其影響GS的機理與斜坡信號的影響不同。為簡便起見，本文將DS斜坡變化結束時刻的GS簡稱為干擾尖峰，以區別于此后振蕩所引發的尖峰，并以驅動回路傳遞函數i()對斜坡信號的響應終值(∞)量化。由式（10）可知，斜坡信號干擾引起的尖峰值與驅動電阻成正比，因此，較小的驅動電阻可以降低響應終值，一定程度上抑制干擾尖峰。然而，由式（8）可知，過小的驅動電阻，導致無阻尼自振頻率n過大，()對于高頻段的抑制能力降低，導致驅動回路對主功率回路諧振的抑制不足，有可能引發過大的柵源電壓振蕩。因此，驅動參數的選取極為重要。

式（11）和式（12）描述柵源電壓干擾的標準二階系統()的動態特性，且以標幺化形式表示。類似地，式（10）也可以進行標幺化處理得

對于不同的SiC MOSFET，根據數據手冊提供的暫態特性參數，可獲得柵源電壓干擾的標準二階系統()，其阻尼比和無阻尼自振頻率描述了干擾的動態特性。需要說明的是，不同的SiC MOSFET具有不同的基準值，然而基準值的改變不會影響柵源電壓干擾的傳導路徑。因此，標幺化的形式弱化了采用不同SiC MOSFET時，柵源電壓干擾在參數數值上的差別，便于直觀和迅速地判斷系統元件參數的合理性，并能簡化計算，為后續優化設計提供理論依據。

3 SiC MOSFET驅動參數的設計原則

整理可得

式（15）是驅動回路雜散電感的設計參考，g為SiC MOSFET的柵極內電阻。式（15）限定了驅動回路雜散電感的最大值，當驅動回路電感過大，超過該范圍時，設計人員需調整PCB布局，縮短驅動芯片與SiC MOSFET柵源極之間的回路引線長度，以降低驅動回路的雜散電感，避免引入過大干擾。需要注意的是，式（15）的要求較為嚴苛，是在驅動電阻為零的極端情況下，保守估計獲得的設計范圍。實際應用中，可以根據工程應用環境加以修正。然而，不論如何修正，新取得的參數范圍，應當與式（15）的推薦范圍具有相同的數量級。

可得阻尼比最小的時候，并聯輔助電容標幺值為

因此，在SiC MOSFET的驅動回路雜散電感滿足步驟（1）下，驅動回路標準二階系統()的阻尼比為

（3）設計驅動電阻標幺值*，均衡抑制柵源電壓的干擾尖峰和干擾振蕩，并防止因為驅動回路截止頻率過低導致柵源電壓變化過緩增大開關損耗。經過步驟（1）和步驟（2）的設計，驅動回路將獲得平滑無振蕩且過渡時間適度的動態過程。以此為基礎，依據式（11）和式（12），進一步確定驅動電阻標幺值*的取值范圍，研究驅動電阻的設計方法。為保證足夠的諧振抑制比，并防止因為驅動回路截止頻率過低導致柵源電壓變化過緩，進而造成電壓變化率d/d、電流變化率d/d過小，增大開關損耗，設計時應保證n＜0.2ro[28]，ro為功率回路諧振角頻率，采用標幺化表示為

由式（13）可知，干擾尖峰值與驅動電阻標幺值*成正比。因此，較小的驅動電阻可以降低響應終值，一定程度上抑制干擾尖峰。為了不讓干擾電壓尖峰過大，響應的終值|(∞)|應當小于0.5(th-GS,min)，th為SiC MOSFET的導通閾值電壓，GS,min為柵極電壓的額定最小值。簡便起見，本文推薦響應的終值|(∞)|＜|EE|，EE為SiC MOSFET的關斷偏置電壓。由此可得驅動電阻標幺值*的取值上限，即

綜上，本文推薦驅動電阻*的設計取值范圍為

圖5 驅動參數標幺化設計流程

4 實驗驗證

為了進一步驗證采用解耦原理降低SiC MOSFET柵極干擾的可行性，按照圖1所示橋臂電路搭建雙脈沖實驗平臺，對SiC MOSFET柵源電壓進行測試，實驗平臺照片如圖6所示。

圖6 實驗平臺照片

在DC=800V的條件下，研究柵源電壓GS響應漏源電壓DS暫態過程波形。驅動電阻=2W、10W、15W時的實驗波形分別如圖7～圖9所示，圖中，DSH、dH分別為主動管QH的漏源電壓和漏極電流。雙脈沖電路的主動管QH導通持續時間為1ms，以折算到占空比為50%的周期方波為例，對應開關周期為2ms、開關頻率為500kHz。分別工作于驅動電阻=2W、10W、15W，相應的驅動電阻標幺值分別為R=0.351、1.754、2.632。由式（25）可得，驅動電

圖7 驅動電阻R=2W（R*=0.351）時的實驗波形

圖8 驅動電阻R=10W（R*=1.754）時的實驗波形

圖9 驅動電阻R=15W（R*=2.632）時的實驗波形

圖7主動管關斷過程中，被動管柵源電壓GS的負向干擾尖峰約5V；其后，柵源電壓GS干擾振蕩期間，有多個振蕩波峰，峰峰值達到12V；由于干擾振蕩顯著，干擾振蕩主導的第二尖峰大于DS斜坡下降主導的第一尖峰，干擾振蕩的影響大于干擾尖峰影響。圖7主動管導通過程中，干擾振蕩十分劇烈，貫穿了整改暫態過程，使得干擾尖峰和干擾振蕩時段混雜在一起，振蕩最高峰值與最低谷值之差高達16V。

圖8主動管關斷過程中，被動管柵源電壓GS的負向干擾尖峰達到6V；而柵源電壓GS干擾振蕩期間，振蕩峰峰值約8V，較圖7主動管關斷過程中的振蕩峰峰值降低30%。圖8主動管導通過程中，振蕩最高峰值與最低谷值之差約3.5V，較圖7主動管導通過程的振蕩有較大程度緩和。

圖9主動管關斷過程中，被動管柵源電壓GS的負向干擾尖峰達到7V，比圖8主動管關斷過程中的尖峰增大約16%；柵源電壓GS干擾振蕩期間，振蕩峰峰值進一步降低至約5.2V，較圖8主動管關斷過程的振蕩幅度降低35%。圖9主動管導通過程中，干擾振蕩最高峰值與最低谷值之差約3V，與圖8主動管導通過程的振蕩幅度基本持平，均較圖7主動管導通過程的振蕩有較大程度緩和。

圖10為針對圖7～圖9對應的不同驅動電阻，在圖1中DC=800V時，不同負載電流L下QH的開關損耗。隨著負載電流的增加，開關損耗也隨之增加。驅動電阻=2W（R=0.351）時，QH在不同負載電流L下均具有最低的開關損耗；=15W（R= 2.632）時，QH在不同負載電流L下均具有最高的開關損耗；而=10W（R=1.754）時，QH在不同負載電流L下均具有比=15W（R=2.632）時更低的開關損耗。

綜合分析圖7～圖10所示實測波形和數據可知，柵源電壓波形的變化特征符合理論計算的趨勢，采用本文所揭示的SiC MOSFET驅動參數設計方法，進行驅動參數設計，一定程度上避免了過大柵源電壓干擾的出現，且具有相對低的開關損耗，具有一定合理性。

圖10 不同驅動電阻（R）條件下的開關損耗（Esw）

5 結論

本文揭示了SiC MOSFET柵源電壓的干擾動態響應機理，進而引入標幺化的系統參數表達形式以標準量化驅動參數對于柵源電壓干擾傳導路徑的影響，提出基于干擾動態響應機理的SiC MOSFET驅動設計原則。

對于特定的SiC MOSFET，根據數據手冊提供的暫態特性參數，可獲得柵源電壓干擾的標準二階系統()，其阻尼比和無阻尼自振頻率描述了干擾的動態特性，便于直觀和迅速地判斷系統元件參數的合理性，并能大量簡化計算。

采用解析公式的標幺化參數設計方法，在實際應用中可以作為設計參考，避免了重復的建模工作和繁雜的計算過程。經過理論分析和實驗驗證，提出了SiC MOSFET驅動參數解析優化設計方法。通過實測波形分析可知，柵源電壓波形的變化特征符合理論分析的趨勢，采用本文所揭示的SiC MOSFET驅動參數設計方法，進行驅動參數設計，一定程度上避免了過大柵源電壓干擾的出現，具有一定合理性。

[1] 曾正, 邵偉華, 胡博容, 等. SiC器件在光伏逆變器中的應用與挑戰[J]. 中國電機工程學報, 2017, 37(1): 221-232.

Zeng Zheng, Shao Weihua, Hu Borong, et al. Chances and challenges of photovoltaic inverters with silicon carbide devices[J]. Proceedings of the CSEE, 2017, 37(1): 221-232.

[2] 李艷, 張雅靜, 黃波, 等. Cascode型GaN HEMT輸出伏安特性及其在單相逆變器中的應用研究[J]. 電工技術學報, 2015, 30(14): 295-303.

Li Yan, Zhang Yajing, Huang Bo, et al. Research on output volt-ampere characteristics of Cascode GaN HEMT and its application in single-phase inverter[J]. Transactions of China Electrotechnical Society, 2015, 30(14): 295-303.

[3] 錢照明, 張軍明, 盛況. 電力電子器件及其應用的現狀和發展[J]. 中國電機工程學報, 2014, 34(29): 5149-5161.

Qian Zhaoming, Zhang Junming, Sheng Kuang. Status and development of power semiconductor devices and its applications[J]. Proceedings of the CSEE, 2014, 34(29): 5149-5161.

[4] 王旭東, 朱義誠, 趙爭鳴, 等. 驅動回路參數對碳化硅MOSFET開關瞬態過程的影響[J]. 電工技術學報, 2017, 32(13): 23-30.

Wang Xudong, Zhu Yicheng, Zhao Zhengming, et al. Impact of gate-loop parameters on the switching behavior of SiC MOSFETs[J]. Transactions of China Electrotechnical Society, 2017, 32(13): 23-30.

[5] 盛況, 任娜, 徐弘毅. 碳化硅功率器件技術綜述與展望[J]. 中國電機工程學報, 2020, 40(6): 1741- 1752.

Sheng Kuang, Ren Na, Xu Hongyi. A recent review on silicon carbide power devices technologies[J]. Proceedings of the CSEE, 2020, 40(6): 1741-1752.

[6] 王莉娜, 鄧潔, 楊軍一, 等. Si和SiC功率器件結溫提取技術現狀及展望[J]. 電工技術學報, 2019, 34(4): 71-84.

Wang Lina, Deng Jie, Yang Junyi, et al. Junction temperature extraction methods for Si and SiC power devices-a review and possible alternatives[J]. Transa- ctions of China Electrotechnical Society, 2019, 34(4): 71-84.

[7] Chen Jian, Du Xiong, Luo Quanming, et al. A review of switching oscillations of wide bandgap semi- conductor devices[J]. IEEE Transactions on Power Electronics, 2020, 35(12): 13182-13199.

[8] Zhang Boyi, Wang Shuo. A survey of EMI research in power electronics systems with wide-bandgap semi- conductor devices[J]. IEEE Journal of Emerging and Selected Topics in Power Electronics, 2020, 8(1): 626-643.

[9] Xue Peng, Luca Maresca, Michele Riccio, et al. Analysis on the self-sustained oscillation of SiC MOSFET body diode[J]. IEEE Transactions on Elec- tron Devices, 2019, 66(10): 4287-4295.

[10] 蔣燁, 趙爭鳴, 施博辰, 等. 功率開關器件多時間尺度瞬態模型(II)——應用分析與模型互聯[J]. 電工技術學報, 2017, 32(12): 25-32.

Jiang Ye, Zhao Zhengming, Shi Bochen, et al. Multi- time scale transient models for power semiconductor devices (part II: applications analysis and model connection)[J]. Transactions of China Electrotech- nical Society, 2017, 32(12): 25-32.

[11] 施博辰, 趙爭鳴, 蔣燁, 等. 功率開關器件多時間尺度瞬態模型(I)——開關特性與瞬態建模[J]. 電工技術學報, 2017, 32(12): 16-24.

Shi Bochen, Zhao Zhengming, Jiang Ye, et al. Multi- time scale transient models for power semiconductor devices (part I: switching characteristics and transient modeling)[J]. Transactions of China Electrotechnical Society, 2017, 32(12): 16-24.

[12] 何杰, 劉鈺山, 畢大強, 等. 電壓探頭對寬禁帶器件高頻暫態電壓精確測量的影響[J]. 電工技術學報, 2021, 36(2): 362-372.

He Jie, Liu Yushan, Bi Daqiang, et al. Impacts of voltage probes for accurate measurement of high- frequency transient voltage of wide-bandgap devices[J]. Transactions of China Electrotechnical Society, 2021, 36(2): 362-372.

[13] 巴騰飛, 李艷, 梁美. 寄生參數對SiC MOSFET柵源極電壓影響的研究[J]. 電工技術學報, 2016, 31(13): 64-73.

Ba Tengfei, Li Yan, Liang Mei. The effect of parasitic parameters on gate-source voltage of SiC MOSFET[J]. Transactions of China Electrotechnical Society, 2016, 31(13): 64-73.

[14] Zhang Zheyu, Guo Ben, Wang Fei Fred, et al. Methodology for wide band-gap device dynamic characterization[J]. IEEE Transactions on Power Electronics, 2017, 32(12): 9307-9318.

[15] Wang Fred, Zhang Zheyu. Overview of silicon carbide technology: device, converter, system, and application[J]. CPSS Transactions on Power Electro- nics and Applications, 2016, 1(1): 13-32.

[16] 段卓琳, 張棟, 范濤. SiC電機驅動系統傳導電磁干擾建模及預測[J]. 電工技術學報, 2020, 35(22): 4726-4738.

Duan Zhuolin, Zhang Dong, Fan Tao. Modeling and prediction of electromagnetic interference in SiC motor drive systems[J]. Transactions of China Electro- technical Society, 2020, 35(22): 4726-4738.

[17] Klaus Sobe, Thomas Basler, Blaz Klobucar. Characterization of the parasitic turn-on behavior of discrete CoolSiCTM MOSFETs[C]//International Exhibition and Conference for Power Electronics, Intelligent Motion, Renewable Energy and Energy Management (PCIM Europe 2019), Nuremberg, Germany, 2019: 7-9.

[18] Zhang Zheyu, Guo Ben, Wang Fei. Evaluation of switching loss contributed by parasitic ringing for fast switching wide band-gap devices[J]. IEEE Transa- ctions on Power Electronics, 2019, 34(9): 9082-9094.

[19] Li Ruqi, Zhu Qiuhua, Xie Manjing. A new analytical model for predicting d/d-induced low-side MOSFET false turn-on in synchronous Buck converters[J]. IEEE Transactions on Power Electronics, 2019, 34(6): 5500-5512.

[20] Thomas Aichinger, Gerald Rescher, Gregor Pobegen. Threshold voltage peculiarities and bias temperature instabilities of SiC MOSFETs[J]. Microelectronics Reliability, 2018, 80: 68-78.

[21] Dethard Peters, Thomas Aichinger, Thomas Basler, et al. Investigation of threshold voltage stability of SiC MOSFETs[C]//2018 IEEE 30th International Symposium on Power Semiconductor Devices and ICs (ISPSD), Chicago, USA, 2018: 13-17.

[22] Infineon Technologies AN-2018-09. Guidelines for CoolSiC? MOSFET gate drive voltage window[EB/OL].Available online at https://www.infineon.com (accessed on 1 September, 2020).

[23] 李曉玲, 曾正, 陳昊, 等. SiC、Si、混合功率模塊封裝對比評估與失效分析[J]. 中國電機工程學報, 2018, 38(16): 4823-4835.

Li Xiaoling, Zeng Zheng, Chen Hao, et al. Com- parative package evaluation and failure mode analysis of SiC, Si, and hybrid power modules[J]. Proceedings of the CSEE, 2018, 38(16): 4823-4835.

[24] Zhang Zheyu, Zhang Weimin, Wang Fred, et al. Analysis of the switching speed limitation of wide band-gap devices in a phase-leg configuration[C]// 2012 IEEE Energy Conversion Congress and Expo- sition (ECCE), Raleigh, USA, 2012: 15-20.

[25] Ji Shiqi, Zheng Sheng, Wang Fei, et al. Temperature- dependent characterization, modeling, and switching speed-limitation analysis of third-generation 10kV SiC MOSFET[J]. IEEE Transactions on Power Elec- tronics, 2018, 33(5): 4317-4327.

[26] Xie Ruiliang, Wang Hanxing, Tang Gaofei, et al. An analytical model for false turn-on evaluation of high-voltage enhancement-mode GaN transistor in bridge-leg configuration[J]. IEEE Transactions on Power Electronics, 2017, 32(8): 6416-6433.

[27] Zhu Tianhua, Zhuo Fang, Zhao Fangzhou, et al. Quantitative model-based false turn-on evaluation and suppression for cascode GaN devices in half-bridge applications[J]. IEEE Transactions on Power Electro- nics, 2019, 34(10): 10166-10179.

[28] 鄢景華. 自動控制原理[M]. 哈爾濱: 哈爾濱工業大學出版社, 2006.

SiC MOSFET Gate Driver Design Based on Interference Dynamic Response Mechanism

11211

（1. School of Electrical Engineering Beijing Jiaotong University Beijing 100044 China 2. Global Power Technology Co. Ltd Beijing 100192 China）

Currently, the gate driver design method of SiC MOSFET is mostly inherited from the Si MOSFET and IGBT. However, since SiC MOSFETs have higher switching speed than Si devices, it is also worth exploring the gate-source voltage interference caused by gate internal resistance, gate driver inductance and power circuit inductance. In this paper, the process of gate-source voltage interference is analyzed, and then the method of driver parameter per-united design based on interference dynamic response mechanism is summarized and extracted. This paper deduces the transfer functions of the power loop and the driver loop according to the equivalent circuit of the junction capacitance. Then, the interference dynamic response mechanism is revealed. Furthermore, a per-united parameter expression form is introduced to quantify the influence of gate driver parameters on the interference conduction path of gate-source voltage. The SiC MOSFET gate driver design principle is proposed based on the interference dynamic response mechanism. Finally, a double-pulse experimental platform was built to verify the rationality of the driver design principle.

SiC MOSFET, gate driver design, gate-source voltage interference, dynamic response

10.19595/j.cnki.1000-6753.tces.210260

TM402

邵天驄 男，1990年生，博士，講師，研究方向為寬禁帶半導體功率器件驅動與保護、新能源變流器運行控制。E-mail: tcshao@bjtu.edu.cn（通信作者）

鄭瓊林 男，1964年生，教授，博士生導師，研究方向為軌道交通牽引供電與交流傳動、高性能低損耗電力電子系統、光伏發電并網與控制、電力有源濾波與電能質量。E-mail: tqzheng@bjtu.edu.cn

2021-03-01

2021-04-27

（編輯 陳 誠）