650 V高壓型超結結構MOSFET器件設計與性能研究

摘要：功率MOSFET（Metal-Oxide-Semiconductor Field-Effect Transistor）作為絕緣柵控制的開關型器件，因其功率大，驅動簡單，應用越來越廣泛。采用深槽刻蝕填充技術設計的650 V高壓型超結結構MOSFET器件，主要應用于汽車充電樁等電源管理，力求在保持參數不變的前提下，優化導通電阻。通過工藝仿真技術測試功率MOSFET器件的性能，研究了槽偏移距離以及摻雜濃度對導通電阻和擊穿電壓的關系。結果表明，槽偏移會導致超結部分的電荷不平衡，槽偏移不論正負，只要是在同一水平位置，那么兩者的總電荷數就是不同的。在柱寬不變的情況下，隨著濃度的增加，其擊穿電壓和導通電阻都緩慢下降，并且導通電阻隨著摻雜濃度的提高而降低。本研究對半導體領域器件設計優化和提升具有一定的參考意義。

關鍵詞：超結MOSFET；工藝仿真；深槽刻蝕填充技術；半導體

中圖分類號：TN386文獻標識碼：A文章編號： 1001-2443（2024）01-0027-06

引言

自從電被發現以來，人們在日常生活中已經離不開電了。電能應用中功率電子器件使用頻繁，而半導體功率器件的使用率占據前端，并且半導體功率器件已經應用到生活的方方面面［1］。

導通損耗還有它處于關閉狀態下的轉換效率以及所能承受的最大反向電壓，是半導體功率器件關注的重點問題，因此開發出功率MOSFET （Metal-Oxide-Semiconductor Field-Effect Transistor），其目的是逐步獲得更高的器件功率和頻率，但是它會存在擊穿電壓和導通電阻矛盾的問題，而超結MOSFET的出現解決了這個問題，超結MOSFET雖然已經有了很大的突破，但在實際應用中國內還缺少成熟設備與其匹配，所以研發一款超結結構MOSFET器件來適應國內主流市場是非常有必要的［2］。

為了更好的適應國內環境，本研究通過分析其工作原理，使用仿真工藝，設計出了650 V高壓型超結結構MOSFET器件的基本模型，通過簡單的測試驗證了其可行性。

1 研究理論與方法

1.1 超結結構MOSFET的基本結構及制作工藝

超結器件在承受反向電壓時，利用電荷平衡的原理，這樣會使得電場更均勻。其基本構造如圖1所示。

半導體器件制造工藝主要有三種［3］：（1）多次外延技術，無論是制作工藝還是設備的要求都是很低，它是通過外延生長完指定厚度的外延層后，將晶圓從外延爐中取出并光刻，然后進行離子注入工藝，通過重復該操作，直到厚度滿足設計要求［4］。（2）通過在n型外延層上直接進行深刻蝕，形成p型區所需要的槽，然后進行氮型外延回填刻蝕所形成的深槽，比起多次外延技術就不會存在超結結構不均勻的問題。（3）高能離子注入技術，它是對多次外延技術的優化，其優勢是可以有效減少高溫爐中退火的時間和光刻次數［5］。

1.2 超結MOSFET的基本電學參數

1.2.1 閾值電壓 在考慮閾值電壓（VTH）時，研究認為VTH只與溝道表面濃度（NA）有關，與漏源電壓（VDS）無關［6］。其表達式為：

式中，[Giss]為輸入電容，[Rg]為柵極電阻，[VTH]為閾值電壓，[vgs]為內部柵源電壓，[VGS]為總柵源電壓。

1.3 超結MOSFET的數學模型

半導體器件領域，有一套適用任何半導體器件的數學模型［7］。在仿真模擬的過程中，任何通用的器件模擬器內部求解的方程都是相同的，這些方程都是根據統一的定律——麥克斯韋定律導出的，每一個方程都在發揮著自己的作用［8］。

1.4 超結MOSFET體二極管反向恢復原理

超結MOSFET器件體內有一個多子器件，即寄生體二極管，但是與傳統半導體器件不同的是在超結MOSFET器件正向導通時，依然會存在載流子存儲效應［9］。而在高頻電路中應用器件時，會頻繁的開啟和關閉，所以器件體內的寄生體二極管會在關閉時產生反向恢復，對此它的反向恢復機制就對實驗的研究起到相當重要的作用［10］。

當搭配感性負載電流給超結MOSFET器件，電路開啟時會對電感進行充能，而當所給的感性負載電流停止突變時，電感就會向超結MOSFET器件釋放能量，體二極管會正向導通。并且再次施加反向高壓給器件時，P柱和N柱之間的耗盡區會快速展寬，超結MOSFET器件開始承受高壓［11］。此時電場會施加一個作用力排出存儲的電荷，那么就會導致反方向上的電流增大，進而達到反向峰值電流，這個時候會因為存儲電荷的減少，反向電流不足以維持下去，并且在存儲電荷被完全排除之前，電流會一直減少，之后反向恢復結束［12］。

2 結果與分析

2.1 槽刻蝕與填充工藝仿真

這里實驗選取深槽刻蝕填充技術進行研究，通過模擬其對器件電學特性的影響，來判斷該技術制造出超結器件的優良性，在器件的實際設計中，需留一定的電壓余量，避免出現不可控的情況，導致器件損壞。因此研究選擇留75 V的電壓余量，實驗所用擊穿電壓為725 V，綜合參數計算，可以確定外延層厚度約46 μm，摻雜濃度為[3×1013cm-3]，以及P柱和N柱的寬度為10 μm。圖3為仿真設計的超結MOSFET器件元胞的基本結構，從圖3可以發現我們在制得的超級結構基礎中，對n離子區和n離子源區進行離子注入，使得其金屬化，并且選擇超結部分的某一水平位置進行切線，可以得到凈摻雜濃度分布的一維圖像。

通過圖像來對超結結構中離子濃度的分布進行研究，結果如圖4所示?？梢园l現不同位置的P柱和N柱的濃度是不一樣的，P柱會在一定程度上影響超結結構的電荷平衡。并且，從圖中也可以看到P柱的有效高度減小很多。

2.2 槽偏移對器件特性的影響

研究發現，槽刻蝕填充技術對比多次外延技術的優勢就是更加方便，一次外延工藝就可以做到，消除了多次外延技術中光刻所帶來的精準問題，可以承擔更高的基礎電場，該技術也有難點，就是需要很強的刻蝕高深寬比溝槽的能力，為了避免這些情況的出現，進一步探究槽偏移對器件基礎電壓和導通電阻的影響。如圖5所示，研究給出了槽偏移不同距離的情況。從圖5可以看到只要溝槽的偏移距離改變，那么器件內部的電荷平衡也會發生改變，進而會影響到器件的電學特征。這里我們選取了0，0.5，1三個距離，可以看出來器件的導通電阻都是逐漸增強，而后衰減，最大值出現在槽偏移為0的位置，并且它的正負偏移的圖像是鏡像的，0 ～ 4為正偏移圖像，4 ～ 8為負偏移圖像。

圖6為槽偏移不同距離與超結MOSFET器件擊穿電壓與導通電阻間的關系。從圖6來看，兩者的變化都是先增后減，并且超結MOSFET器件在槽偏移為0的位置時，擊穿電壓和導通電阻是最大的。因為槽偏移會導致超結部分的電荷不平衡，所以會出現這種變化趨勢。槽偏移不論正負，只要是在同一水平位置，那么兩者的總電荷數就是不同的。

2.3 P柱與N柱摻雜濃度

綜合上述實驗，在保持總電荷相同時，不通過改變柱寬來持續增加兩柱摻雜濃度來降低其導通電阻，這就是超結電荷平衡的原理。所以實驗設定保持柱寬不變，對濃度進行調控。其摻雜濃度與器件擊穿電壓和導通電阻的關系見圖7，圖7中濃度編號1，2，3，4分別代表的濃度為[2×1015cm-3]，[3×1015cm-3]，[4×1015cm-3]，[5×1015cm-3]。由上圖可知，當P/N柱寬不變時，隨著摻雜濃度的增加，超結MOSFET器件的擊穿電壓和導通電阻都是緩慢降低的，因此在增加P/N的濃度時，超結MOSFET器件的導通電阻會變低。

這里研究選取超結MOSFET器件漏電壓150 V時，P柱與N柱在不同摻雜濃度下沿水平切線位置x方向上的電場強度分布的關系，因為需要驗證超結MOSFET被過早擊穿的原理，當P柱與N柱濃度過高時，總電場強度中y方向電場比重就會減小，當離子還沒有被完全消耗時，x方向電場就會達到臨界擊穿電場。它們的關系具體見圖8，其中編號1，2，3，4分別代表的濃度為[2×1015cm-3]，[3×1015cm-3]，[4×1015cm-3]，[5×1015cm-3]。圖8表明，導通電阻和擊穿電壓會隨著濃度的增加而減少。

用該方法雖然可以解決摻雜濃度和電壓的關系，但是這樣會產生新的問題，如圖9所示，而產生這些問題的主要原因是因為超結MOSFET結構柱寬變化使得離子注入，外延的難度增大，那么離子注入和外延的次數會隨著深寬比的增大而變多，且P/N柱間的雜質橫向擴散，因此這是下一步優化的目標。

3 結論

在相同功率下，超結功率MOSFET器件比傳統的器件擁有更多的導通，所以在半導體功率器件領域成為了重點的研究對象。本次研究使用仿真模型設計了超結MOSFET器件，推導出超結結構MOSFET器件中擊穿電壓和導通電阻之間的關系。同時，使用數據仿真技術，設計出了650 V高壓型的超結結構MOSFET器件，并實際制作出超結結構MOSFET器件，并對其特性進行了研究。我們更多的關注放在了器件的參數特性以及實際參數上，之后會對器件進行動態特性的測試分析和更具可靠性項目的全面測試，這樣才能發現更多的問題，為后續650 V高壓型超結MOSFET器件做出更多的優化。

參考文獻

［1］ 張倩. 基于文獻計量的我國功率半導體器件研究狀況分析［J］. 電子測量技術， 2020， 43（4）：5.

［2］ 曾文彬， 宋梁， 張西應，等. 基于Coffin-Manson模型功率半導體器件可靠性評估［J］. 電力電子技術， 2022， 56（7）：3.

［3］ 鄭瑩， 遲辛格. 功率MOSFET工藝仿真驗證研究［J］. 電子技術與軟件工程， 2021（7）：2-3.

［4］ 張子南， 李思坤， 王向朝，等. 極紫外光刻快速掩模優化方法［J］. 光學學報， 2022， 42（13）：1305002-1305003.

［5］ 梁加剛， 許昌慶， 王標，等. 高能離子刻蝕前處理對AlTiSiN涂層切削性能的影響［J］. 表面技術， 2019， 48（4）：7-8.

［6］ FIORENZA P， GIANNAZZO F， CASCINO S， et al. Identification of two trapping mechanisms responsible of the threshold voltage variation in SiO2/4H-SiC MOSFETs［J］. Applied Physics Letters， 2020， 117（10）：103502-103503.

［7］ LI R， HUANG M， ZHANG X， et al. Superjunction MOSFET with a trench contact on partly relatively lightly doped P-pillar for excellent reverse recovery［J］. Semiconductor Science and Technology， 2021， 36（10）：105002-105003.

［8］ ZHENG D， GUO Y， ZHANG M， et al. Anisotropic charge carrier transport of optoelectronic functional selenium ontaining organic semiconductor materials［J］. Journal of Computational Chemistry， 2020， 41（10）：6-7.

［9］ 吳曉華， 韋文生， 曲金星，等. 二極管反向恢復時間多檔測試技術［J］. 實驗室研究與探索， 2021， 40（9）：6-7.

［10］ 唐茂森， 劉東， 沈俊，等. 低米勒電容超結MOSFET開關過程及反向恢復性能仿真研究［J］. 機車電傳動， 2021（5）：9-10.

［11］ 劉松. 理解MOSFET時間相關及能量相關輸出電容Coss（tr）和Coss（er）［J］. 電子產品世界， 2019， 26（4）：5-6.

［12］ NAFIS B M， MAHMUD M， WANGS Z， et al. System and component level risk assessment for SiC MOSFET based inverter for traction application at high coolant temperatures and off-road mission profile［J］. Journal of Electronic Packaging： Transactions of the ASME， 2022， 9（2）：144-152.

Design and Performance of 650 V High-Voltage Superjunction MOSFET

ZHAO Yong

（Jiangsu Jing Charging New Energy Technology Co.， Ltd，Nanjing 210000， China）

Abstract： Power MOSFET （Metal-Oxide-Semiconductor Field-Effect Transistor） is a switch-type device controlled by an insulated gate. It has been widely used due to its high power capability and simple drive requirements. In this study， a 650V high-voltage superjunction MOSFET device was designed using deep trench etching and filling techniques. The device is mainly applied in power management for applications such as electric vehicle charging stations. The goal is to optimize the on-resistance while maintaining the same device parameters. The functionality of the power MOSFET device was verified through process simulation techniques. The relationship between the trench offset distance， doping concentration， on-resistance， and breakdown voltage was investigated. The results showed that the trench offset could cause charge imbalance in the superjunction region. Regardless of its polarity， as long as the trench offset occurs at the same horizontal position， the total charge in the super junction region would be different. With a constant pillar width， increasing the doping concentration resulted in a gradual decrease in both breakdown voltage and on-resistance. Furthermore， the on-resistance decreased as the doping concentration increased. This study provides valuable insights for optimizing and improving device design in the field of semiconductors.

Key words： superjunction MOSFET; process simulation; deep trench etching and filling technology; semiconductor

（責任編輯：王海燕）

收稿日期：2022-09-22

基金項目：國網江蘇省電力有限公司科技項目（J2020111）.

作者簡介：趙勇（1995—），男，江蘇南京市人，碩士，工程師，主要研究方向為功率半導體分立器件.

引用格式：趙勇.650 V高壓型超結結構MOSFET器件設計與性能研究［J］.安徽師范大學學報（自然科學版），2024，47（1）：27-32.