高速電路設計研究

黃繼承，黃繼文，彭星波，張 特

（1.菏澤高級技工學校，山東菏澤274000；2.武漢郵電科學研究院光纖通信技術與網絡國家重點實驗室，湖北 武漢430074；3.華中科技大學計算機科學與技術學院，湖北武漢430074）

0 概 述

隨著半導體工藝的發展，器件的工作頻率越來越高，使得高速PCB的設計成為產品設計中的一個重要環節。低頻電路設計時，電源和地可以按理想情況處理，過孔自身的ESL和ESR可以忽略不計，傳輸線也可以不考慮阻抗匹配。而在高頻電路設計時，電源完整性和信號完整性緊密相關。地反彈噪聲太大、去耦電容的設計不合適、回路影響很嚴重、多電源／地平面的分割不好、地層設計不合理、電流不均勻、阻抗不匹配等都可能成為電路設計的嚴重問題。本文理論結合實際，從疊層、阻抗匹配、走線、過孔設計、電源等多方面講述了PCB電路設計的方法。

1 疊層設計

在設計多層PCB電路板之前，設計者首先會對元器件進行預布局，結合其他EDA工具分析電路板的布線密度、有特殊布線要求的信號線的數量和種類，確定信號層的層數；然后根據電源的種類、來確定電源層的層數；根據電源的種類隔離和抗干擾的要求確定內電層的數目。這樣，整個電路板的板層數目就基本確定了。多層板設計一般遵循以下幾個設計規則［1］：①每個信號層都與平面相鄰；②信號層與與相鄰平面成對；③電源層和地層相鄰并成對；④高速信號埋伏在平面層中間，減少輻射；⑤使用多個底層，減少地阻抗和共模輻射。表1給出了多層板疊層結構參考表。

表1 多層板疊層結構參考表

二層PCB板，因其EMC效果最差，一般用于低速電路設計。本文主要以四層板為例，講解一下PCB板層設計。

表1中的第一種結構應當是四層板中最好的。因為頂層和底層都是地層，對EMI有屏蔽作用，同時電源層和地層距離很近，電源內阻較小，取得最佳效果。當PCB板密度較大或者功耗較大時不適合采用這種疊層結構。表1中的第2種結構是最常用的。但從板的結構上看，也不適用于高速數字電路設計。因為在這種結構中，電源層與接地層的間距仍然過大，不易保持低電源阻抗。在此種結構中，由于輻射是向空間的，需加屏蔽板，才能減少EMI。表1中的第3種結構，S1層上信號線質量最好，S2次之，對EMI有屏蔽作用，但電源阻抗較大。此板能用于全板功耗大和在干擾源或者說緊臨著干擾源的情況下。

除了板層設計之外，高速電路對PCB板材有更高的要求。商用無線通信要求使用低成本的板材、穩定的介電常數（εr變化誤差在±1～2%間）、低的介電損耗（0.005以下）。具體到PCB板材，目前可供選用的板材很多，它們使用的場合各不相同。如FR4用于1GHz以下混合信號電路、多脂氟乙烯PTFE多用于多層高頻電路板、聚四氟乙烯玻璃布纖維F4用于微波電路雙面板、改性環氧樹脂FR4用于家用電器高頻頭（500 MHz以下）。FR4板材易加工、成本低、便于層壓，得到了廣泛應用。為了挑戰日益激烈的市場競爭，設計者必須在材料性能、成本、加工工藝難易及成品板的可靠性間采取折衷。

在使用高頻板制作時，建議表面工藝優先選擇鍍金、沉金、噴錫、OSP工藝。因為噴錫和無鉛噴錫工藝溫度比較高，高頻板容易有起泡等現象出現。從平整度對比：鍍金、沉金、噴錫（HAL）依次遞減；從可焊性上對比：鍍金、沉金、噴錫（HAL）依次遞增?？珊感院煤推秸雀叩腛SP工藝（涂覆有機可焊保護劑），但因自身抗氧化能力不行，一般只作樣板。PCB板必須設計Mark點，否則將導致貼片效率和精度降低。PCB產品質量分為三級：一級主要用于通用電子產品；二級主要用于專業用途的電子產品；三級主要用于高可靠性電子產品。一般通信電子產品選擇PCB二級。

2 阻抗匹配與端接

在高速PCB設計中，阻抗的匹配與否關系到信號的質量優劣。對于低頻電路一般不考慮傳輸線的阻抗匹配，只考慮信號源跟負載之間的阻抗匹配。因為低頻信號的波長很長，傳輸線相對于它很短，反射可以不考慮。但在高頻電路中，必須考慮傳輸線的阻抗匹配。高頻信號的波長很短，當高頻信號波長可以和傳輸線長度相比擬時，反射信號就會疊加在原信號上改變原信號的形狀。何為高速信號呢?一般認為如果信號的上升／下降時間（按10%～90%計）小于6倍導線延時，就是高速信號，必須注意阻抗匹配的問題。導線延時一般取值為150 ps／inch。表2提供了相關技術參數的上升下降時間。

表2 高速信號上升下降時間

阻抗匹配是指在能量傳輸時，要求負載阻抗要和傳輸線的特征阻抗相等，此時的傳輸不會產生反射，電路將獲得最大的能量傳輸。反之則在傳輸中有能量損失，損失的能量反射回來，可能導致高速電路中出現振鈴現象［2］。傳輸線的特征阻抗是指信號沿傳輸線傳播時同一點的電壓電流比。傳輸線特征阻抗與它所在的板層、走線寬度、覆銅厚度、PCB所用的材質（介電常數）、導線與其最近的參考平面的距離等因素有關，與傳輸線的長度，以及信號的幅度、頻率等均無關。在PCB板上，傳輸線一般分為兩種：微帶線（microstrip）和帶狀線（stripline）。它們的特征阻抗可以使用軟件計算，allergro計算阻抗相對于Polar Si8000這樣的專業軟件還是誤差比較大。由于PCB的各個廠家工藝水平不一樣，計算出來的阻抗值有一定誤差。高速PCB布線中，把數字信號的走線阻抗設計為50Ω，10%的誤差。規定同軸電纜基帶50Ω，頻帶75Ω，對絞線（差分）為100Ω。

為了避免信號在傳輸線上傳輸時發生反射，需要把PCB傳輸線做成受控的傳輸線，并且保證特性阻抗不發生變化，把PCB板做成受控阻抗的電路板。在實際應用中，一方面盡量使PCB線各處的特性阻抗保持一致（比如：關鍵信號線少打過孔）；另一方面PCB線的特性阻抗和輸出阻抗、負載阻抗的不匹配采用終端匹配的方法來解決，也可以通過計算改變傳輸線的特性阻抗來解決。

實現高速信號傳輸的阻抗匹配可有多種方法：采用串聯源端阻抗匹配消除傳輸線路的二次反射；采用簡單并聯端接、戴維南并聯端接、RC終端匹配等方式實現終端的阻抗匹配。選擇合適的總線終端匹配技術是保證數字系統性能最關鍵的要素。不合適的總線終端匹配技術可能導致信號振蕩和階梯效應，而這些效應的出現都會引起錯誤的觸發，從而導致最終數據的錯誤。

3 走線設計

PCB走線的好壞將直接影響到整個系統的性能，布線在高速PCB設計中是至關重要的。布線的好壞在一定程度上影響著電路板的性能。低頻電路和高頻電路的特性有一些區別。在低頻下，電流是沿著電阻最小的路徑流回，而在高頻下，電流是沿著電感最小的回路流回，也是阻抗最小的路徑，表現為回路電流集中分布在信號走線的正下方［3］。因此對關鍵的信號線都要保證地平面的完整性以降低回流阻抗。電容的過孔要盡量靠近焊盤，連接電容和過孔的線要短而寬。電容之間不能共用過孔，每個過孔都要有自己單獨的回流途徑，以防止干擾。鄰層最好不要有平行的走線，交叉線盡量少。重要的信號線盡可能避免不必要的過孔，盡可能在內層走高速線以降低EMI。時鐘的走線越短越好，最好做包地處理。

直角走線是PCB走線中要盡量避免的情況。從原理上說，直角走線會使傳輸線的線寬發生變化，造成阻抗的不連續?？偟膩碚f，在1 GHz以下的應用中，直角走線產生的任何諸如電容、反射、EMI等效應在TDR測試中幾乎體現不出來，而到10 GHz以上的RF設計領域，這些小小的直角都可能成為高速問題的重點對象。差分走線因抗干擾能力強，有效抑制EMI和時序定位精確等優點，而在高速電路設計中應用越來越廣泛，電路中最關鍵的信號往往都要采用差分結構設計。在PCB電路設計中，一般差分走線之間的耦合較小，往往只占10%～20%的耦合度，更多的還是對地的耦合，所以差分走線的主要回流路徑還是存在于地平面。因此對于差分信號，間距不等造成的影響是微乎其微的，相比較而言，線長不匹配對時序的影響要大得多。PCB差分走線的設計中最重要的規則就是匹配線長，其它的規則都可以根據設計要求和實際應用進行靈活處理。蛇形線也是高速PCB設計中經常使用的一類走線方式，其主要用于調節延時，以滿足系統時序設計要求。但是蛇形線會破壞信號質量，所以布線時要盡量避免使用。

4 過孔設計

過孔是多層PCB設計中的一個重要因素，過孔一般又分為三類：盲孔、埋孔和通孔。在低速PCB設計中，過孔的寄生電容和寄生電感對PCB設計的影響較?。?］。但在高速PCB設計中，看似簡單的過孔常常對電路性能影響很大。過孔自身對地的寄生電容主要是延長了信號的上升時間，降低了信號的速度，寄生電容值越大則影響越大。一般情況下，在高速數字電路的設計中，過孔的寄生電容帶來的危害往往小于寄生電感。過孔自身存在的寄生串聯電感會削弱旁路電容的作用，減弱整個電源分配系統的濾波效果。就寄生電感值而言，過孔的直徑對電感的影響較小，而對電感影響最大的是過孔的長度，所以減小PCB厚度對于降低過孔寄生電感有一定效果。一般情況下，所有通孔盡量不上焊盤，以免造成焊接時反面漏錫的現象；在底層和頂層均是焊盤的情況下，可以在焊盤上打孔。為了減小過孔的寄生效應帶來的不利影響，在設計中可以盡量做到：

（1）從設計需要、成本以及信號質量多方面綜合考慮，選擇合適大小的過孔。對于一般的PCB設計來說，可以選用10／20Mil（鉆孔／焊盤）的過孔，而對于一些高密度的板子，也可以使用8／18Mil的過孔。目前技術條件下，很難使用更小尺寸的過孔了。對于電源或地線的過孔則可以考慮使用15／30Mil的過孔，以減小阻抗。

（2）PCB上的關鍵信號線盡可能避免非必要的過孔。在電源和地的管腳附近打過孔，過孔和管腳之間的引線要短而寬，以減小阻抗。在信號換層的過孔附近放置一些接地的過孔，以便為信號提供最近的回路。圖1是一個π型濾波電路布局，電容接地附近放置多個電容，電容和過孔之間的連線短而寬。

圖1 濾波電路布局

在設計過孔時應從成本，信號質量以及PCB廠家工藝等方面綜合考慮。過孔越小，板上的空間就越大，同時過孔的寄生電容也越小，對高速信號的影響就越小。采用非導穿孔會增加成本，同時過孔的大小也受到PCB廠家鉆孔和電鍍工藝技術的制約，因此高速PCB的過孔設計應該均衡考慮。

5 電源設計

電源分配網絡也是設計高速系統板時需要考慮的重要問題。理想電壓源的阻抗為零，零阻抗使得電流在傳輸過程中無壓降損失，從而負載電壓使得電壓源電壓相等。而實際的電壓源在整個電源分配系統中一定有以電阻、電感或者電容形式存在的阻抗。

電源設計的目的是盡可能減小電源分配網絡中的阻抗。常用的電源分配方法有電源總線法和電源位面法兩種方法。一般來說，從阻抗特征上講，電源位面法阻抗小些；不過，從實用性上講，總線法更好一些。電源總線系統中每種電壓級別所需要的線路數目根據系統設備需要的不同而不同。電源位面系統是由多個覆銅層或者覆銅層的部分組成的。每個不同電壓級別需要一個單獨的整塊或部分覆銅層。早期設計一般采用電源總線系統，相對而言，整個覆銅層做電源層，成本比較高。電源層和信號層在同一層，電源線相對于電源層而言，電源線比較窄，電源線寬越窄，阻抗越大。盡管電源線的阻抗很小，但是對PCB板的電源分配仍然很大。例如，一塊供應總電壓為5 V的PCB板，可能在總線最初給設備供電時的電壓為5 V，但在最后為總線供電的電壓變為4.5 V。而電源位面系統使用的是整個或部分覆銅層，相比帶有同樣多設備的總線系統，電源層阻抗只是總線阻抗的一個零頭。因此，電源位面系統的性能更好［5］。電源總線法由于電流被限制在供電網絡總線的路線中，每個系統設備產生的噪聲都將被帶入供電線路中并影響到其他的系統設備。而電源位面系統中，電流分布在整個層上。由于整體阻抗小，電源位面系統產生的噪聲比總線系統的更小。

僅僅靠電源分配系統是無法減小系統設備產生的噪聲。不論使用怎樣的電源分配方案，整個系統都會產生噪聲，因此需要額外的過濾措施，例如濾波電容。一般來說，在系統的電源接入端放一個1μF～10μF的電容。在高頻環境下工作的有源器件，往往有一個以上的電源引腳，這個時候一定要注意在每個電源的引腳附近設置單獨的去耦電容，容值在100 nF左右。在電路板空間允許的情況下，建議每個引腳使用兩個去偶電容，容值分別為1 nF和100 nF。一般使用材質為X5R或者X7R的陶瓷電容。選擇在高頻環境下工作的元器件時，盡可能使用表貼0402器件，因為表貼元件一般體積小，元件的引腳很短。這樣可以盡可能減少元件引腳和元件內部走線帶來的附加參數的影響。尤其是分立的電阻、電容、電感元件，使用較小的封裝有利于提高電路的穩定性和一致性。例如，對于同一個有源器件，不同的電源引腳可能為這個器件（芯片）中不同的功能模塊供電，而芯片中的各個功能模塊可工作在不同的頻率上。為了防止不同器件之間產生的噪聲互相干擾，在有源器件的每個功能模塊的供電引腳除了采用單獨的去耦電容外，最好再添加一個電感磁珠（10μH左右），消除線路噪聲，同時防止器件產生的噪聲串到線路上相互干擾。如圖2所示，在電源附近都添加了電容，電源電路上添加了電感磁珠，電容離電源越近，電容的濾波效果就越好。

圖2 π型濾波電路

6 結 語

高頻電路隨著信號頻率的提升，信號的波長不斷減小。當信號波長減小到可以與電路板傳輸線長度相比擬時，高速PCB信號將面臨信號的過沖、下沖、振鈴、延遲和單調性等問題。與此同時，當高速信號傳輸時，PCB板上電源層與地層間的電壓在PCB板的各處都不盡相同，從而影響到IC芯片的供電，導致芯片的邏輯錯誤。

為了保證高速器件的正確工作，電路設計時應該保證信號的完整性，消除電壓的波動，保持低阻抗的電源分配路徑。本文從疊層設計、阻抗匹配與端接、走線設計、電源設計、過孔設計等五個方面，理論結合實際，提出了對高速電路設計處理的方法，對于高速PCB電路設計有一定的借鑒意義。

［1］周潤景.Cadence PCB設計與制板［M］.北京：電子工業出版社，2005.

［2］Dougl Brooks.信號完整性問題和印制電路板設計［M］.北京：機械工業出版社，2005.

［3］夏 凡.高速數字電路中的信號完整性設計［D］.南京：南京理工大學，2006.

［4］侯瑩瑩，關丹丹.高速PCB中的過孔設計研究［J］.電子與封裝，2009，9（08）：20-22.

［5］王海秀.基于DSP的無陀螺捷聯慣導系統的硬件設計［D］.哈爾濱：哈爾濱工程大學，2007.